人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達(dá)到實(shí)時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進(jìn)一步的硬件設(shè)計。同時對檢測算法進(jìn)行耗時分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時，人臉檢測能夠達(dá)到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-07-01
上傳用戶：84425894
模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）
上傳時間： 2013-07-30
上傳用戶：lizhen9880
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務(wù)需求的不斷增長，獨(dú)立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時分別從疊層設(shè)計、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
隨著ASIC設(shè)計規(guī)模的增長，功能驗(yàn)證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計規(guī)模的增長，單芯片已無法容納整個設(shè)計，所以常常需要對設(shè)計進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進(jìn)行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設(shè)計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過程，避免了設(shè)計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對某一大規(guī)模ASIC設(shè)計進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗(yàn)證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗(yàn)證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗(yàn)證技術(shù)
上傳時間： 2013-06-12
上傳用戶：極客
當(dāng)前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點(diǎn)，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費(fèi)電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機(jī)制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘柮芏取?biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點(diǎn)檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
作者研究了當(dāng)前流行的縮放算法，對圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設(shè)計和驗(yàn)證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為：芯片結(jié)構(gòu)設(shè)計、時鐘系統(tǒng)設(shè)計、存儲器讀寫控制、IP核復(fù)用設(shè)計、計算精度控制等方面的電路設(shè)計。在設(shè)計完成各級子模塊以后拼接各子模快完成整個縮放模塊的設(shè)計。通過測試發(fā)現(xiàn)設(shè)計中存在的缺陷，修改再測試，最終完成整個模塊的設(shè)計。
上傳時間： 2013-05-31
上傳用戶：tdyoung
本文通過對當(dāng)前國際上現(xiàn)有的數(shù)字電視標(biāo)準(zhǔn)和數(shù)字電視中間件標(biāo)準(zhǔn)進(jìn)行比較,根據(jù)我國市場的實(shí)際情況,選擇了歐洲數(shù)字電視(DVB)中間件標(biāo)準(zhǔn)DVB-MHP,深入分析了基于MHP的數(shù)字電視中間件模型.Java平臺是基于MHP中間件模型的核心,本文通過深入分析Java平臺的構(gòu)成和Java虛擬機(jī)(JVM)的結(jié)構(gòu)和運(yùn)行原理,并結(jié)合適合嵌入式環(huán)境的KVM的原理及體系結(jié)構(gòu),提出了將KVM以FPGA的硬件方式實(shí)現(xiàn)的方案.根據(jù)數(shù)字電視的實(shí)際需要對KVM進(jìn)行適當(dāng)剪裁,以適應(yīng)數(shù)字電視的嵌入式環(huán)境,并設(shè)計了相應(yīng)的功能模塊,最后在設(shè)計基礎(chǔ)上用VHDL加以實(shí)現(xiàn),對于核心模塊做了仿真和驗(yàn)證.此外,本文還綜述了EDA技術(shù)和FPGA器件的發(fā)展概況,并較為詳細(xì)的介紹利用EDA技術(shù)進(jìn)行設(shè)計開發(fā)的一般流程,最后在FPGA上實(shí)現(xiàn)JVM.
標(biāo)簽： FPGA JVM 數(shù)字電視 環(huán)境
上傳時間： 2013-07-02
上傳用戶：dba1592201
MSP430上實(shí)現(xiàn)5110液晶顯示程序(性價比很高的彩屏)
上傳時間： 2013-06-27
上傳用戶：氣溫達(dá)上千萬的
在信息化發(fā)展的當(dāng)前，音視頻等多媒體作為信息的載體，在社會生活的各個領(lǐng)域，起著越來越重要的作用。數(shù)字視頻的海量性成為阻礙其應(yīng)用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標(biāo)準(zhǔn)，以其高性能的壓縮效率，成為備受關(guān)注的焦點(diǎn)和研究問題。H．264通過運(yùn)動估計/運(yùn)動補(bǔ)償（MP/MC）消除視頻時間冗余，對差值圖像進(jìn)行離散余弦變換（DCT）消除空間冗余，對量化后的系數(shù)進(jìn)行可變長編碼（VLC）消除統(tǒng)計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡(luò)即將商用的推動，H．264以其優(yōu)秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設(shè)備都具有廣闊的應(yīng)用前景。 但H．264在提升壓縮性能的同時付出的代價是算法復(fù)雜度的成倍增加，實(shí)際應(yīng)用中人們對視頻解碼的實(shí)時性要求嚴(yán)格，已出現(xiàn)的對應(yīng)算法代碼多基于PC通用處理器實(shí)現(xiàn)，而嵌入式設(shè)備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標(biāo)準(zhǔn)對應(yīng)算法進(jìn)行優(yōu)化移植，才能滿足實(shí)際應(yīng)用的需求。 本文在對H．264標(biāo)準(zhǔn)及其新特性進(jìn)行詳細(xì)介紹后，重點(diǎn)研究了在解碼端如何針對解碼耗時較多的模塊進(jìn)行改進(jìn)，然后將算法移植到ARM平臺，并針對平臺特點(diǎn)作出相應(yīng)優(yōu)化，最后完成解碼圖象顯示，并給出了測試結(jié)果。本文主要完成的工作如下： 詳細(xì)分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運(yùn)算及去塊濾波模塊，提出了對應(yīng)的改進(jìn)算法并在H．264的參考軟件JM86上進(jìn)行了實(shí)現(xiàn)，PC測試實(shí)驗(yàn)證明了算法改進(jìn)的優(yōu)越性和運(yùn)算優(yōu)化的可行性。最后針對ARM平臺，在對程序結(jié)構(gòu)和對應(yīng)代碼進(jìn)行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結(jié)果與性能做出了評價。
標(biāo)簽： 264 ARM 解碼 算法優(yōu)化
上傳時間： 2013-06-04
上傳用戶：shijiang
工廠底層的信息絕大部分都是通過現(xiàn)場總線進(jìn)行傳遞的，但基于現(xiàn)場總線的工業(yè)設(shè)備網(wǎng)絡(luò)無法實(shí)現(xiàn)與企業(yè)的Internet/Intranet無縫連接從而實(shí)現(xiàn)遠(yuǎn)程監(jiān)控。所以本文就此問題展開研究，提出了一種基于S3C2410的嵌入式工業(yè)網(wǎng)絡(luò)控制器的平臺的設(shè)計方案，設(shè)計了一個具有網(wǎng)絡(luò)通信功能的控制器平臺。 1.針對網(wǎng)絡(luò)控制器的特點(diǎn)與要求，通過對比分析，選取了具體的硬件和軟件，以確保網(wǎng)絡(luò)控制器平臺的穩(wěn)定可靠。 2.具體設(shè)計了控制器相關(guān)硬件電路。包括存儲電路、以太網(wǎng)電路、串口電路、I/O口電路等。 3.建立了嵌入式Linux軟件開發(fā)平臺；對網(wǎng)絡(luò)通信的理論進(jìn)行了研究，編寫了CGI外部擴(kuò)展程序，實(shí)現(xiàn)了動態(tài)Web技術(shù)，使用戶可以通過瀏覽器對控制器進(jìn)行遠(yuǎn)程監(jiān)控。同時，開發(fā)了嵌入式數(shù)據(jù)庫SQLite應(yīng)用程序，使歷史數(shù)據(jù)、實(shí)時數(shù)據(jù)和技術(shù)參數(shù)的管理更加方便有序；開發(fā)了對應(yīng)的驅(qū)動程序確保了網(wǎng)絡(luò)控制器的的正常運(yùn)行。 4.在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計的基礎(chǔ)上，將控制器平臺應(yīng)用于智能加藥控制系統(tǒng)中，通過測試表明本網(wǎng)絡(luò)控制器平臺穩(wěn)定可靠。 總之，本文在深入研究嵌入式網(wǎng)絡(luò)控制器的基礎(chǔ)上搭建了一個嵌入式的硬件和軟件平臺，確保了網(wǎng)絡(luò)控制器穩(wěn)定可靠并高效地運(yùn)行，為第二次開發(fā)嵌入式網(wǎng)絡(luò)控制器準(zhǔn)備了一個比較理想的嵌入式平臺。
標(biāo)簽： ARM 嵌入式工業(yè) 網(wǎng)絡(luò)控制器 平臺設(shè)計
上傳時間： 2013-04-24
上傳用戶：lingduhanya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
