成人一区福利,亚洲国产91,黄页网站在线

網(wǎng)(wǎng)絡(luò)(luò)IP攝象機(jī)

高分辨率實(shí)時(shí)圖象采集系統(tǒng)的設(shè)計(jì)方案

高分辨率實(shí)時(shí)圖象采集系統(tǒng)的設(shè)計(jì)方案，利用FPGA進(jìn)行設(shè)計(jì)的

標(biāo)簽： 高分辨率圖象采集設(shè)計(jì)方案

上傳時(shí)間： 2013-08-16

上傳用戶：haohaoxuexi
Run Pac-man Game Based on 8086/8088 FPGA IP Core

Run Pac-man Game Based on 8086/8088 FPGA IP Core

標(biāo)簽： Pac-man Based Game 8086

上傳時(shí)間： 2013-08-23

上傳用戶：JamesB
arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫(xiě)的arm9的ip軟核

arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫(xiě)的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開(kāi)發(fā)有幫助。

標(biāo)簽： verilog fpga arm9 arm

上傳時(shí)間： 2013-08-23

上傳用戶：xlcky
SDRAM控制模塊；圖象采集系統(tǒng)說(shuō)明性穩(wěn)當(dāng)；DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。

SDRAM控制模塊；圖象采集系統(tǒng)說(shuō)明性穩(wěn)當(dāng)；DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。

標(biāo)簽： SDRAM DSP 圖象采集

上傳時(shí)間： 2013-08-23

上傳用戶：plsee
FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼

關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

標(biāo)簽： FPGA VHDL 常識(shí) IP核

上傳時(shí)間： 2013-09-03

上傳用戶：tsfh
充分利用IP以及拓?fù)湟?guī)劃提高PCB設(shè)計(jì)效率

本文探討的重點(diǎn)是PCB設(shè)計(jì)人員利用IP，并進(jìn)一步采用拓?fù)湟?guī)劃和布線工具來(lái)支持IP，快速完成整個(gè)PCB設(shè)計(jì)。從圖1可以看出，設(shè)計(jì)工程師的職責(zé)是通過(guò)布局少量必要元件、并在這些元件之間規(guī)劃關(guān)鍵互連路徑來(lái)獲取IP。一旦獲取到了IP，就可將這些IP信息提供給PCB設(shè)計(jì)人員，由他們完成剩余的設(shè)計(jì)。圖1：設(shè)計(jì)工程師獲取IP，PCB設(shè)計(jì)人員進(jìn)一步采用拓?fù)湟?guī)劃和布線工具支持IP，快速完成整個(gè)PCB設(shè)計(jì)。現(xiàn)在無(wú)需再通過(guò)設(shè)計(jì)工程師和PCB設(shè)計(jì)人員之間的交互和反復(fù)過(guò)程來(lái)獲取正確的設(shè)計(jì)意圖，設(shè)計(jì)工程師已經(jīng)獲取這些信息，并且結(jié)果相當(dāng)精確，這對(duì)PCB設(shè)計(jì)人員來(lái)說(shuō)幫助很大。在很多設(shè)計(jì)中，設(shè)計(jì)工程師和PCB設(shè)計(jì)人員要進(jìn)行交互式布局和布線，這會(huì)消耗雙方許多寶貴的時(shí)間。從以往的經(jīng)歷來(lái)看交互操作是必要的，但很耗時(shí)間，且效率低下。設(shè)計(jì)工程師提供的最初規(guī)劃可能只是一個(gè)手工繪圖，沒(méi)有適當(dāng)比例的元件、總線寬度或引腳輸出提示。隨著PCB設(shè)計(jì)人員參與到設(shè)計(jì)中來(lái)，雖然采用拓?fù)湟?guī)劃技術(shù)的工程師可以獲取某些元件的布局和互連，不過(guò)，這個(gè)設(shè)計(jì)可能還需要布局其它元件、獲取其它IO及總線結(jié)構(gòu)和所有互連才能完成。PCB設(shè)計(jì)人員需要采用拓?fù)湟?guī)劃，并與經(jīng)過(guò)布局的和尚未布局的元件進(jìn)行交互，這樣做可以形成最佳的布局和交互規(guī)劃，從而提高PCB設(shè)計(jì)效率。隨著關(guān)鍵區(qū)域和高密區(qū)域布局完成及拓?fù)湟?guī)劃被獲取，布局可能先于最終拓?fù)湟?guī)劃完成。因此，一些拓?fù)渎窂娇赡鼙仨毰c現(xiàn)有布局一起工作。雖然它們的優(yōu)先級(jí)較低，但仍需要進(jìn)行連接。因而一部分規(guī)劃圍繞布局后的元件產(chǎn)生了。此外，這一級(jí)規(guī)劃可能需要更多細(xì)節(jié)來(lái)為其它信號(hào)提供必要的優(yōu)先級(jí)。

標(biāo)簽： PCB 分利用IP 拓?fù)湟?guī)劃

上傳時(shí)間： 2013-10-12

上傳用戶：sjyy1001
準(zhǔn)確的電源排序可防止系統(tǒng)受損

諸如電信設(shè)備、存儲(chǔ)模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個(gè)電壓軌的數(shù)字 IC，這些電壓軌必須以一個(gè)特定的順序進(jìn)行啟動(dòng)和停機(jī)操作，否則 IC 就會(huì)遭到損壞。

標(biāo)簽： 電源排序防止

上傳時(shí)間： 2014-12-24

上傳用戶：packlj
具集成反激式控制器的高功率PoE PD接口

時(shí)至今日，以太網(wǎng)供電 (PoE) 技術(shù)仍在當(dāng)今的網(wǎng)絡(luò)世界中不斷地普及。由供電設(shè)備 (PSE) 提供並傳輸至受電設(shè)備 (PD) 輸入端的 12.95W 功率是一種通用電源

標(biāo)簽： PoE 集成反激式控制器 PD接口

上傳時(shí)間： 2013-11-06

上傳用戶：xmsmh
W波段反對(duì)稱漸變探針過(guò)渡轉(zhuǎn)換的設(shè)計(jì)

介紹了一種反對(duì)稱漸變波導(dǎo)微帶探針過(guò)渡結(jié)構(gòu)，采用高頻仿真軟件HFSS仿真分析了這個(gè)波導(dǎo)微帶過(guò)渡結(jié)構(gòu)在 W 頻段的特性，并對(duì)影響過(guò)渡性能的幾個(gè)因素進(jìn)行了敏感性分析，得出了可供工程應(yīng)用參考的設(shè)計(jì)曲線。在全波導(dǎo)帶寬內(nèi)，實(shí)現(xiàn)了插入損耗小于0.088 dB，回波損耗大于27 dB。該結(jié)構(gòu)具有寬頻帶、結(jié)構(gòu)簡(jiǎn)單和易加工等優(yōu)點(diǎn)，可廣泛用于毫米波固態(tài)電路系統(tǒng)中。

標(biāo)簽： W波段對(duì)稱探針轉(zhuǎn)換

上傳時(shí)間： 2013-11-13

上傳用戶：名爵少年
S8JX開(kāi)關(guān)電源(35/50/100/150-W型)

符合全球標(biāo)準(zhǔn)的小巧電源•35～150 W容量支持5 V, 12 V和24 V輸出電壓(100 W, 150 W: 僅24 V型)• 支持DIN導(dǎo)軌安裝• 安全標(biāo)準(zhǔn) ： UL 508/60950-1, EN 60950-1CSA C22.2 No. 60950-1

標(biāo)簽： S8JX 100 150 35

上傳時(shí)間： 2014-04-17

上傳用戶：fklinran