久久最新视频,久久久噜噜噜,黄污视频在线观看

網(wǎng)絡信息安全

基于FPGA的圖像壓縮系統(tǒng)的設計與實現(xiàn).rar

隨著信息技術和計算機技術的飛速發(fā)展，數(shù)字信號處理已經逐漸發(fā)展成一門關鍵的技術科學。圖像處理作為一種重要的現(xiàn)代技術，己經在通信、航空航天、遙感遙測、生物醫(yī)學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術對相關領域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。

標簽： FPGA 圖像壓縮系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：a3318966
AES加、解密算法的FPGA優(yōu)化設計

2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設計進行了研究。主要內容為： 1．確定了實現(xiàn)方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現(xiàn)AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環(huán)境的不同，本設計支持數(shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設計； 3．利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。

標簽： FPGA AES 解密算法

上傳時間： 2013-05-25

上傳用戶：wcl168881111111
基于FPGA的3DES算法IPCORE設計

加密算法一直在信息安全領域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機技術的飛速發(fā)展,原有的數(shù)據(jù)加密標準(DES)已不能滿足人們的保密要求.在未來的20年內,高級數(shù)據(jù)加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.在不對原有應用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現(xiàn)模型,并基于XILINX公司的FPGA器件設計了IP核,介紹了I P核設計中主要模塊的設計方法.最后對該IP核進行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設計全過程.文章首先闡述了該設計的課題背景,給出了使用VHDL方法設計密碼電路的特點和研究思路和特點,然后對IP核的設計環(huán)境和密碼算法進行了介紹.在此基礎上,詳細討論了3-DES算法的密碼芯片設計方法和各個電路模塊實現(xiàn)的結構圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設計的介紹,闡明了使用VHDL語言設計專用集成電路的原理和特點.

標簽： IPCORE FPGA 3DES 算法

上傳時間： 2013-04-24

上傳用戶：萌萌噠小森森
基于XC2S300E芯片的高級加密標準算法的FPGA設計

加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數(shù)據(jù)加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現(xiàn)速度、代碼大小和跨平臺性均難以繼續(xù)滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.高級加密標準算法是采用對稱密鑰密碼實現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環(huán)境的適應性強,性能穩(wěn)定,密鑰建立時間優(yōu)良,密鑰靈活性強.存儲需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現(xiàn)原理,重點論述了基本體系結構、循環(huán)展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現(xiàn)進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.

標簽： S300 300E FPGA 300

上傳時間： 2013-06-20

上傳用戶：fairy0212
基于FPGA的圖像壓縮系統(tǒng)

隨著信息技術和計算機技術的飛速發(fā)展，數(shù)字信號處理已經逐漸發(fā)展成一門關鍵的技術科學。圖像處理作為一種重要的現(xiàn)代技術，己經在通信、航空航天、遙感遙測、生物醫(yī)學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術對相關領域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。

標簽： FPGA 圖像壓縮系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：stampede
FPGA在硬盤加密卡中的應用與研究

隨著我國信息化發(fā)展進程加快，信息化覆蓋面擴大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴重。同時，信息安全及其對經濟發(fā)展、國家安全和社會穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來，受到越來越多的關注。在和平年代，通過對信息載體進行大規(guī)模的物理破壞，從而達到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標對準了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計算機數(shù)據(jù)成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。本文提出研制硬盤加密卡的主要目的是為了防止對計算機數(shù)據(jù)的竊取，保護硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數(shù)據(jù)，是經過加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術實現(xiàn)IDE接口和加密算法，以減小加解密帶來的速度上的影響。論文的工作重點主要有以下幾個方面的內容：FPGA及VHDL語言的研究，ATA協(xié)議標準研究及IDE接口的FPGA實現(xiàn)。論文對ATA協(xié)議做了細致的研究，分析了硬盤接口的工作機制以及主機與硬盤之間的通信協(xié)議，并在此基礎上，重點研究了用FPGA的編程功能來實現(xiàn)一個計算機硬件底層接口協(xié)議的方法，詳細介紹了芯片的內部框圖及FPGA的軟件流程圖，提出了在實現(xiàn)過程中應注意的要點，最終用FPGA構建了一個雙向IDE硬盤通道，實現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。

標簽： FPGA 硬盤加密卡中的應用

上傳時間： 2013-08-02

上傳用戶：Ants
入侵檢測系統(tǒng)的網絡包分類技術研究

基于FPGA技術的網絡入侵檢測是未來的發(fā)展方向，而網絡包頭的分類是入侵檢測系統(tǒng)的關鍵。文章首先介紹了FPGA技術的基本原理以及其在信息安全方面的應用，接著介紹入侵檢測系統(tǒng)以及FPGA技術在入侵檢測系統(tǒng)中的應用。分析了幾種比較出名的網絡包分類算法，包括軟件分類方法、TCAM分類算法、BV算法、Tree Bitmap算法以及端口范圍分類算法。在此基礎上，文章設計了一個基于FPGA技術的入侵檢測系統(tǒng)包分類的基本框架圖，實現(xiàn)框架圖中的各個基本功能模塊。在實現(xiàn)過程中，提出了一類結合三態(tài)內容可尋址內存(TCAM)和普通存儲器(RAM)的網絡包包頭分類方案。我們將檢測規(guī)則編號并位圖化，使用RAM存儲與包頭結構相關的規(guī)則位圖，通過TCAM上的數(shù)據(jù)匹配操作，快速關聯(lián)待分析的網絡數(shù)據(jù)包與入侵檢測規(guī)則。文章還討論了網包頭分類方法的優(yōu)化算法，將優(yōu)化算法與未優(yōu)化算法在速度和空間上進行比較。此外，還討論了對Snort的規(guī)則庫進行整理和規(guī)則化的問題。最后，對所設計的包頭分類匹配模塊在Quartus II進行仿真評估，將實驗結果與已有的一些分類算法進行了比較。結果說明，本設計在匹配速度和更新速度上有優(yōu)勢，但消耗了較多的存儲空間．

標簽： 入侵檢測系統(tǒng) 網絡包分類技術研究

上傳時間： 2013-07-17

上傳用戶：gonuiln
橢圓曲線密碼體制的數(shù)字簽名算法

隨著計算機運算速度的提高和計算機網絡的發(fā)展，基于離散對數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當前密碼學界研究的熱點之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時間復雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢，使得采用專用集成電路來實現(xiàn)橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應用，針對基于橢圓曲線數(shù)字簽名算法的FPGA實現(xiàn)進行了較為深入的探討與研究。本課題從實際應用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實現(xiàn)方案：首先，對實現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術進行了剖析和系統(tǒng)設計。然后，按照層次化、模塊化的設計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設計輸入，對各運算器和控制模塊進行電路設計；采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真，以保證底層設計的正確性。最后，在確保每個模塊的設計正確的前提下，完成電路的總體設計，再進行總體設計的仿真與測試。本課題對Schnorr數(shù)字簽名算法的改進，實現(xiàn)了比未改進前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運行時間。對基于橢圓曲線數(shù)字簽名算法的設計也獲得了良好的指標：產生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務和電子政務等領域都有重要的應用價值，其成果具有廣泛的應用前景。

標簽： 橢圓曲線密碼體制數(shù)字簽名算法

上傳時間： 2013-04-24

上傳用戶：獨孤求源
深度包過濾技術研究及FPGA實現(xiàn)

未來戰(zhàn)爭將以信息化戰(zhàn)場為支撐，以信息化武器裝備為主導，以信息化作戰(zhàn)為主要方式，信息安全是實施信息防御、奪取制信息權、獲取信息優(yōu)勢的關鍵要素，其建設與發(fā)展面臨新的挑戰(zhàn)和日益廣泛的應用需求。信息安全裝備是適應新時期軍事通信建設的需求、保證軍事信息安全、軍隊指揮系統(tǒng)順暢的重要方面，深度包過濾技術是我軍信息安全領域的重要技術之一。進行深度包過濾技術的研究與實現(xiàn)具有非常重要的意義。本文所做的工作主要有以下幾個方面： 1、提出了一種效率更高的字符串搜索算法OBM； 2、設計了過濾策略； 3、設計了各過濾規(guī)則/特征碼的數(shù)據(jù)結構及整體數(shù)據(jù)結構； 4、在FPGA中設計實現(xiàn)了QBM算法； 5、基于FPGA+FLASH結構，設計了深度包過濾器整體方案，設計實現(xiàn)了一款既有訪問控制能力又有內容過濾特點，高效、可配置、能反饋的內容過濾器； 6、對所完成的設計進行了仿真，并給出了性能評估。

標簽： FPGA 過濾技術

上傳時間： 2013-05-29

上傳用戶：夜月十二橋
基于FPGA的智能卡加密模塊

隨著計算機和信息技術的飛速發(fā)展，信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時，數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個大隱患。在這個信息全球化的時代，病毒、黑客、電子竊聽欺騙、網絡攻擊都是人們所必須面對的重大問題。出于這種需要，加密自然吸引了人們的注意力，而傳統(tǒng)的軟件加密技術已經越來越不能滿足信息安全對運算速度和系統(tǒng)安全性的需求，硬件設施的開發(fā)顯示出其重要性，硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題，對安全性研究仍是不可放松的一個重要問題。本文介紹了目前幾種流行加密算法及標準，并對典型的公鑰密碼標準RSA進一步說明。RSA算法可以進行數(shù)字簽名、數(shù)據(jù)加/解密，將其應用于數(shù)據(jù)安全領域具有很大的意義。針對于目前硬件加解密相對于軟件加解密的種種優(yōu)勢，論文重點研究RSA算法的基于硬件FPGA的設計實現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設計的焦點，其速度及成本等都占有一定的優(yōu)勢。對RSA算法的FPGA設計，論文主要研究兩方面的內容：密鑰生成部分中的素數(shù)檢測問題和加/解密算法中關鍵瓶頸--大數(shù)模乘及模冪運算。并進行了軟硬件的仿真、驗證與測試。論文對RSA設計模塊的可應用領域之一--智能卡及其安全性做了簡單的介紹，并對論文所研究實現(xiàn)的模塊在其中的應用進行了說明，從而體現(xiàn)了其實際應用價值。

標簽： FPGA 智能卡加密模塊

上傳時間： 2013-07-06

上傳用戶：juyuantwo

<acronym id="i8k0a"></acronym>