本課題設(shè)計和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實時圖像處理系統(tǒng)。采用小波算法對圖像進行邊緣提取、圖像增強、圖像融合等處理，并在ADSP-BF535上實現(xiàn)了小波算法，分析了其運行小波算法的性能。圖像處理的數(shù)據(jù)量比較大，而且運算比較復(fù)雜，DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實現(xiàn)的需要，而FPGA的高速性和靈活性也滿足了系統(tǒng)實時性和穩(wěn)定性的需要，所以采用DSP+FPGA來實現(xiàn)圖像處理系統(tǒng)是可靠的，也是可行的。系統(tǒng)的硬件設(shè)計以DSP和FPGA為平臺，DSP實現(xiàn)算法、管理系統(tǒng)運行、并實現(xiàn)了系統(tǒng)的自啟動；FPGA實現(xiàn)一些接口、時序控制等，簡化了外圍電路，提高了系統(tǒng)的可靠性。結(jié)果表明，在ADSP-BF535上實現(xiàn)小波算法，效果良好，而且滿足系統(tǒng)實時性的要求。最后，總結(jié)了系統(tǒng)的設(shè)計和調(diào)試經(jīng)驗，對調(diào)試時遇到的一些問題進行了分析。
上傳時間： 2013-04-24
上傳用戶：Kecpolo
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數(shù)學(xué)模型的場合進行有效的控制；近年來，F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進技術(shù)，在一塊FPGA芯片上實現(xiàn)一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統(tǒng)設(shè)計。 首先闡述了模糊控制的理論基礎(chǔ)，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結(jié)構(gòu)和VHDL語言的基礎(chǔ)上，采用自項向下的設(shè)計方法，應(yīng)用主流EDA工具進行模糊控制各模塊的設(shè)計，并對每個模塊進行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應(yīng)用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計技術(shù)在智能控制領(lǐng)域應(yīng)用的一個嘗試，拓寬了模糊控制器的實現(xiàn)形式，相比于傳統(tǒng)的以單片機為載體的模糊控制器，在系統(tǒng)的簡單性、實時性和經(jīng)濟性方面都有顯著的增強，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進行完善，設(shè)計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動通信系統(tǒng)的主要技術(shù)。其中Rake接收技術(shù)是CDMA系統(tǒng)中的一項關(guān)鍵技術(shù)。隨著通信技術(shù)的迅猛發(fā)展，Rake接收技術(shù)以其有效的抗衰落的能力一直是人們研究的熱點。人們不斷的對傳統(tǒng)的Rake接收機進行改進，獲得性能更佳的Rake接收機。FPGA技術(shù)的快速發(fā)展，也很大的改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計的方法。FPGA以其龐大的規(guī)模、開發(fā)過程投資小、開發(fā)周期短、保密性好等優(yōu)點，為人們對Rake接收機的研究提供了方便。 本文旨在設(shè)計一種功耗低、硬件實現(xiàn)相對簡單的Rake接收機結(jié)構(gòu)。首先，本文介紹了Rake接收的相關(guān)理論，對Rake技術(shù)的抗衰落性能進行了分析，然后，對各種Rake接收機進行了比較，最終提出了一種靈活配置的Rake接收機的改進方案，該方案采用了不同的緩沖器結(jié)構(gòu)，能夠更多的節(jié)約硬件資源，整個接收機的功耗更低。最后利用VerilogHDL語言對其中的主要模塊進行編程設(shè)計，并在Xilinx公司的集成開發(fā)工具ISE6.1中進行仿真，仿真平臺為Spartan-3系列中的XC3S1000芯片。仿真結(jié)果表明了所設(shè)計模塊的正確性。所設(shè)計模塊具有良好的可移植性，能夠被相關(guān)的系統(tǒng)調(diào)用，本文所做工作有一定的實際意義。
上傳時間： 2013-06-21
上傳用戶：gaorxchina
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來通信技術(shù)發(fā)展的方向。 本文從如下幾個方面對全數(shù)字調(diào)制解調(diào)器進行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計出了滿足系統(tǒng)要求的實現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計基礎(chǔ)上，利用VHDL語言完成了芯片程序的設(shè)計，并對其進行了調(diào)試和功能仿真；3，利用設(shè)計出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計要求，由于時間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級等優(yōu)點，這為設(shè)計高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計
上傳時間： 2013-07-08
上傳用戶：xinshou123456
電力系統(tǒng)自誕生以來，就孿生了電力系統(tǒng)諧波，隨著電子裝置的廣泛應(yīng)用，諧波問題變得日益嚴(yán)重，電力諧波已經(jīng)成為電力系統(tǒng)的公害。諧波檢測是諧波研究中的一個重要的分支，是解決其他相關(guān)諧波問題的基礎(chǔ)，因此進行諧波檢測的研究具有重要的理論意義和實用價值。 本論文主要是從諧波檢測理論和實現(xiàn)方法上探討了高精度、高實時性諧波檢測數(shù)字系統(tǒng)的相關(guān)問題。 論文中闡述了電力系統(tǒng)諧波的相關(guān)概念和產(chǎn)生原理，并分析了電力諧波的特點。在檢測理論上，本文采用FFT理論來計算諧波含量，研究了Radix-2FFT在諧波檢測中的應(yīng)用，描述了FFT分析過程中的頻譜泄漏現(xiàn)象，并從理論上研究了頻譜泄漏的根源。 為了解決頻譜泄漏問題，本文提出了采用鎖相倍頻技術(shù)方法，跟蹤電力系統(tǒng)工頻頻率變化，從而有效減少頻譜泄漏。在諧波檢測中，F(xiàn)FT運算量很大、對速度和精度要求苛刻，本文探討了應(yīng)用FPGA實現(xiàn)FFT信號處理的方法。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測
上傳時間： 2013-06-17
上傳用戶：gxf2016
隨著國際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對IPSec協(xié)議的處理會大大增加網(wǎng)關(guān)的負載，成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設(shè)計技術(shù)。 目前，國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化，達到幾千兆的速率，但是國內(nèi)產(chǎn)品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務(wù)。在以VPN為實施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn)，處理速率超過1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實現(xiàn)技術(shù)
上傳時間： 2013-07-03
上傳用戶：wfl_yy
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標(biāo)準(zhǔn)中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進行實時處理圖像的系統(tǒng)中，如數(shù)碼相機、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復(fù)雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少。 本文針對圖像處理的小波變換算法及其硬件實現(xiàn)進行了研究。對文獻[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設(shè)計了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進行仿真，對該結(jié)構(gòu)進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無需額外的邊界延拓過程，減少小波變換過程中對內(nèi)存的讀寫量，從而達到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結(jié)構(gòu)的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當(dāng)然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
本文對G.729語音編碼算法的基本原理和實現(xiàn)系統(tǒng)開發(fā)方面進行了深入研究。針對G.729語音編碼算法在實際應(yīng)用中存在的一些問題，在大量分析和實驗的基礎(chǔ)上，提出了新的改進算法。G.729語音編碼算法硬件實現(xiàn)方面，國內(nèi)外現(xiàn)在主要以DSP為實現(xiàn)平臺，這是由于DSP以其卓越的運算能力為數(shù)字語音信號處理領(lǐng)域的研究及開發(fā)提供了有力的工具。但G.729語音編碼算法具有計算復(fù)雜和數(shù)據(jù)存儲量大的固有缺陷，隨著通信量的不斷增加和服務(wù)的擴展，對G.729語音編碼實時性的要求也越來越高。隨著微電子制造工藝的發(fā)展，越來越多的語音編碼平臺采用DSP與FPGA或MCU相互結(jié)合的系統(tǒng)，通過進行軟硬件協(xié)同設(shè)計提高編碼效率。
上傳時間： 2013-06-30
上傳用戶：ccclll
本文結(jié)合中國科技大學(xué)大規(guī)模集成電路實驗室和中國科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機項目，為了解決紅外相機上的不同波段的紅外探測元陣列存在的非均勻性問題，對紅外焦平面探測元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理，重點研究和實現(xiàn)了定標(biāo)校正算法，通過對積分球定標(biāo)數(shù)據(jù)進行深入的分析，將探測元分成線性探測元和非線性探測元，對線性探測元采用兩點校正法，對非線性探測元采用多點分段校正算法，在利用FPGA硬件實現(xiàn)非均勻校正時，分析設(shè)計了基于乘法運算和加法運算的FPGA實現(xiàn)，在基于乘加器運算的FPGA實現(xiàn)中。設(shè)計出了乘法和加法整體運算的乘加器，內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu)，大大加快乘法和加法的速度。
上傳時間： 2013-04-24
上傳用戶：weddps
本文分析了誤碼儀系統(tǒng)需求,制定出誤碼儀由誤碼測試子系統(tǒng)和人機界面子系統(tǒng)構(gòu)成的總體結(jié)構(gòu)圖.提出采用FPGA進行誤碼測試子系統(tǒng)模塊設(shè)計,提高了系統(tǒng)功能擴展性和系統(tǒng)的集成度,使用嵌入式操作系統(tǒng)進行系統(tǒng)應(yīng)用軟件設(shè)計提高系統(tǒng)實時性.研究了傳統(tǒng)誤碼儀在誤碼測試子系統(tǒng)上設(shè)計方法,給出了偽隨機碼、人工碼、誤碼插入、誤碼計算模塊的設(shè)計原理,介紹了帶同步保護的同步判決模塊的設(shè)計方法,采用數(shù)據(jù)復(fù)合和數(shù)據(jù)分解技術(shù),實現(xiàn)了高速人工碼發(fā)送以及誤碼測試,還制定了子系統(tǒng)間的通信協(xié)議.設(shè)計了人機界面子系統(tǒng)硬件電路圖,并詳細介紹了人機界面子系統(tǒng)中顯示模塊、實時時鐘模塊、數(shù)據(jù)存儲模塊、串行RS232通信模塊、鍵盤接口模塊的硬件設(shè)計及其驅(qū)動程序的開發(fā).介紹了Small RTOS51嵌入式操作系統(tǒng)的特點,運行條件,重要概念以及移植方法,提出了使用Small RTOS51嵌入式操作系統(tǒng)的原因.分析了系統(tǒng)應(yīng)用軟件需求,給出了基于Small RTOS51嵌入式操作系統(tǒng)任務(wù)創(chuàng)建方法,以及任務(wù)調(diào)度關(guān)系,詳細介紹了各任務(wù)執(zhí)行流程圖.
上傳時間： 2013-07-10
上傳用戶：yolo_cc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
