国模雨婷捆绑高清在线,rebdb初裸写真在线观看,高清视频在线观看三级

緩和曲線

基于DSPFPGA的1553B總線接口通訊模塊的研究和應(yīng)用.rar

隨著我國國防現(xiàn)代化建設(shè)進(jìn)程的不斷深化，MIL-STD-1553B標(biāo)準(zhǔn)總線已經(jīng)廣泛應(yīng)用于各種軍事應(yīng)用領(lǐng)域。MIL-STD-1553B標(biāo)準(zhǔn)總線是我國上世紀(jì)八十年代引進(jìn)的一種現(xiàn)代化通訊總線，國內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點(diǎn)成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個關(guān)鍵因素。目前國內(nèi)關(guān)于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計(jì)并不多見。嵌入式設(shè)備具有體積小、重量輕、實(shí)時性強(qiáng)、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點(diǎn)。基于以上考慮，論文中提出了以DSP+FPGA為平臺實(shí)現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過收發(fā)控制器和變壓器實(shí)現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項(xiàng)目需求，設(shè)計(jì)分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協(xié)議進(jìn)行詳細(xì)研究后提出了總體設(shè)計(jì)方案原理圖。再根據(jù)方案需求設(shè)計(jì)各功能模塊。使用硬件描述語言VHDL對各功能模塊進(jìn)行邏輯和行為描述，最終實(shí)現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進(jìn)行軟件的編譯，使其實(shí)現(xiàn)總體控制和通訊的調(diào)度等功能。該方案經(jīng)過實(shí)際參與1553B總線通訊系統(tǒng)驗(yàn)證實(shí)驗(yàn)，證明各項(xiàng)技術(shù)指標(biāo)均達(dá)到預(yù)定的目標(biāo)，可以投入實(shí)際應(yīng)用。

標(biāo)簽： DSPFPGA 1553B 總線接口

上傳時間： 2013-04-24

上傳用戶：671145514
基于FPGA的硬件防火墻設(shè)計(jì)和實(shí)現(xiàn).rar

本文提出了一種基于FPGA的硬件防火墻的實(shí)現(xiàn)方案，采用了FPGA來實(shí)現(xiàn)千兆線速的防火墻。傳統(tǒng)的基于X86等通用CPU的防火墻無法支撐快速增長的網(wǎng)絡(luò)速度，無法實(shí)現(xiàn)線速過濾和轉(zhuǎn)發(fā)。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網(wǎng)絡(luò)數(shù)據(jù)。網(wǎng)絡(luò)數(shù)據(jù)在建立連接跟蹤后，直接由FPGA實(shí)現(xiàn)的快速處理板直接轉(zhuǎn)發(fā)，實(shí)現(xiàn)了網(wǎng)絡(luò)數(shù)據(jù)的線速處理，通用CPU在操作系統(tǒng)支持下，完成網(wǎng)絡(luò)數(shù)據(jù)的連接跟蹤的創(chuàng)建、維護(hù)，對網(wǎng)絡(luò)規(guī)則表的維護(hù)等工作。FPGA硬件板和CPU各司所長，實(shí)現(xiàn)快速轉(zhuǎn)發(fā)的目的。本文設(shè)計(jì)了基于FPGA的硬件板的硬件規(guī)格，提出了硬件連接跟蹤表的存儲模式，以及規(guī)則表的存儲模式和定義等；防火墻系統(tǒng)軟件采用NetBSD操作系統(tǒng)，完成了硬件板的NetBSD的驅(qū)動；在軟件系統(tǒng)完成了新建連接的建立、下發(fā)、老化等工作；在連接跟蹤上完成了規(guī)則的建立、刪除、修改等工作。本文完成了防火墻的實(shí)現(xiàn)。實(shí)現(xiàn)了基于連接跟蹤的包過濾、地址轉(zhuǎn)換（NAT），設(shè)計(jì)了連接跟蹤的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)，包過濾的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)等，重用了NetBSD操作系統(tǒng)的路由。本文針對地址轉(zhuǎn)換應(yīng)用程序的穿透問題，新增了部分實(shí)現(xiàn)。在DoS攻擊是一種比較常見的攻擊網(wǎng)絡(luò)手段，本文采用了軟硬件結(jié)合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應(yīng)的措施，測試數(shù)據(jù)表明，對常見的Syn洪水攻擊效果明顯。在實(shí)踐過程中，我們發(fā)現(xiàn)了NetBSD操作系統(tǒng)內(nèi)核的軟件缺陷，做了修正，使之更完善。經(jīng)過測試分析，本方案不僅明顯的優(yōu)于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優(yōu)點(diǎn)。

標(biāo)簽： FPGA 硬件防火墻

上傳時間： 2013-06-21

上傳用戶：zxh1986123
基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)研究與設(shè)計(jì).rar

隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個設(shè)計(jì)中最大的瓶頸。使用FPGA系統(tǒng)對ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵，驗(yàn)證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標(biāo)系統(tǒng)中同時測試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r仿真用戶設(shè)計(jì)所需的對各種輸入激勵。由于一些SOC驗(yàn)證需要處理大量實(shí)時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時性好?？梢詫OC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進(jìn)行。此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗(yàn)證。同時，該驗(yàn)證平臺還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗(yàn)證。本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗(yàn)證與測試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時性、準(zhǔn)確性、可測性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究價值。

標(biāo)簽： JTAG FPGA SOC

上傳時間： 2013-05-25

上傳用戶：ccsp11
基于DSP和FPGA導(dǎo)航計(jì)算機(jī)硬件電路研究與設(shè)計(jì).rar

為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合；DSP通過EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時操作系統(tǒng)提供的多任務(wù)機(jī)制，將采集處理按照功能劃分四個相對獨(dú)立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級運(yùn)行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開發(fā)流程；其次針對導(dǎo)航計(jì)算機(jī)系統(tǒng)各個功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊；最后，對導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，并對各個模塊進(jìn)行了詳細(xì)的功能測試與驗(yàn)證，完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺的捷聯(lián)式慣性導(dǎo)航實(shí)時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實(shí)時性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。

標(biāo)簽： FPGA DSP 導(dǎo)航計(jì)算機(jī)

上傳時間： 2013-04-24

上傳用戶：lishuoshi1996
基于線陣CCD和FPGA干涉型甲烷測量儀的研究.rar

近年來，瓦斯事故在煤礦生產(chǎn)事故中所占比例越來越高，給礦工的生產(chǎn)生活帶來了極大的災(zāi)難，必須加強(qiáng)對瓦斯的監(jiān)測監(jiān)控，避免瓦斯爆炸事故。因此對瓦斯氣體進(jìn)行快速、實(shí)時檢測對于煤礦安全生產(chǎn)及環(huán)境保護(hù)有特別重要的意義。便攜式甲烷檢測報警儀是各國應(yīng)用最早最普遍的一種甲烷濃度檢測儀表，可隨時檢測作業(yè)場所的甲烷濃度，也可使用甲烷傳感器對甲烷濃度進(jìn)行連續(xù)實(shí)時地監(jiān)測。大體上當(dāng)前應(yīng)用的便攜式甲烷檢測儀器，按檢測原理分為光學(xué)甲烷檢測儀、熱導(dǎo)型甲烷檢測儀、熱催化型甲烷檢測報警儀、氣敏半導(dǎo)體式甲烷檢測儀等幾種。光干涉甲烷檢測儀性能穩(wěn)定、使用壽命長，測量準(zhǔn)確，是我國煤礦主要的便攜式甲烷檢測儀器。但現(xiàn)有的光干涉甲烷檢測儀存在自動化程度低、測量方法繁瑣、讀數(shù)不直觀，人為誤差較大、不能存儲數(shù)據(jù)等缺點(diǎn)。為此本文在干涉型甲烷檢測儀實(shí)現(xiàn)的原理上提出利用線陣型電荷耦合器件(CCD)對干涉條紋進(jìn)行非接觸式的自動測量，獲得條紋信息，通過CCD驅(qū)動、高速模數(shù)轉(zhuǎn)換、數(shù)據(jù)采集等關(guān)鍵技術(shù)，實(shí)現(xiàn)了干涉條紋位移的精確測量，由單片機(jī)對量化后的測量信號進(jìn)行智能處理，數(shù)字化顯示甲烷含量的測量結(jié)果。光干涉甲烷檢測的關(guān)鍵是對干涉條紋中白基線以及黑色條紋位置的檢測，本設(shè)計(jì)采用線陣CCD成像獲取條紋信息判別其位置。CCD是一種性能獨(dú)特的半導(dǎo)體光電器件，近年來在攝像、工業(yè)檢測等科技領(lǐng)域里得到了廣泛的應(yīng)用。將CCD技術(shù)應(yīng)用于位置測量可以實(shí)現(xiàn)高精度和非接觸測量的要求；運(yùn)用FPGA實(shí)現(xiàn)CCD芯片的驅(qū)動具有速度快、穩(wěn)定高等優(yōu)點(diǎn)：模數(shù)轉(zhuǎn)換之后的數(shù)據(jù)沒有采用專用存儲芯片進(jìn)行存儲，而采用FPGA硬件開發(fā)平臺和Verilog HDL硬件描述語言編寫代碼實(shí)現(xiàn)數(shù)據(jù)采集模塊系統(tǒng)，同時提高數(shù)據(jù)采集精準(zhǔn)度，既降低成本又提高了存儲效率。本文設(shè)計(jì)的新系統(tǒng)使用方便、精度高、數(shù)據(jù)可儲存，克服了傳統(tǒng)光干涉甲烷檢測儀的缺點(diǎn)，技術(shù)指標(biāo)和功能都得到較大改善。

標(biāo)簽： FPGA CCD 線陣

上傳時間： 2013-06-08

上傳用戶：jogger_ding
基于DSP和FPGA的數(shù)字化開關(guān)電源的實(shí)用化研究.rar

文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時代的發(fā)展步伐。隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。在數(shù)字化領(lǐng)域的今天，最后一個沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強(qiáng)。同時該方案也可用于相關(guān)領(lǐng)域。本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號則由單片機(jī)或電位器提供。再次，文章對各個模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負(fù)載電壓信號采集、負(fù)載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預(yù)期結(jié)論。同時也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時間以及減少開發(fā)成本與風(fēng)險。在當(dāng)前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。

標(biāo)簽： FPGA DSP 數(shù)字化

上傳時間： 2013-06-29

上傳用戶：dreamboy36
WCDMA下行鏈路同步的研究和FPGA實(shí)現(xiàn).rar

同步技術(shù)在許多通訊系統(tǒng)中都是至關(guān)重要的，而WCDMA作為第三代移動通信的標(biāo)準(zhǔn)之一，對其同步算法進(jìn)行研究是非常必要的。FPGA在許多硬件實(shí)現(xiàn)中充當(dāng)了很重要的角色，所以研究如何在FPGA上實(shí)現(xiàn)同步算法是非常具有實(shí)際意義的。本文討論了三步小區(qū)搜索的算法，仿真了其性能，并且對如何進(jìn)行算法的FPGA移植展開了深入的討論。本文對三步小區(qū)搜索的算法按照算法計(jì)算量和運(yùn)算速度的標(biāo)準(zhǔn)分別進(jìn)行了比較和討論，并以節(jié)省資源和運(yùn)行穩(wěn)定為前提進(jìn)行了FPGA移植。最終在主同步中提出了改進(jìn)型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實(shí)現(xiàn)方式；在輔同步中提出了改進(jìn)型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實(shí)現(xiàn)；在導(dǎo)頻同步中采用了移位寄存器式擾碼生成算法，并引入了計(jì)分制判決算法。與以往的WCDMA同步的FPGA實(shí)現(xiàn)相比，本文提出的實(shí)現(xiàn)方案巧妙地利用了FPGA的并行運(yùn)算結(jié)構(gòu)，在XILINX的V4芯片上只用了500個slice就完成了整個小區(qū)搜索，最大限度地節(jié)省了資源，為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。

標(biāo)簽： WCDMA FPGA 下行鏈路

上傳時間： 2013-08-05

上傳用戶：leileiq
Adaboost算法的VLSI設(shè)計(jì)研究和FPGA實(shí)現(xiàn).rar

隨著計(jì)算機(jī)科學(xué)在人機(jī)交互領(lǐng)域的極大發(fā)展，作為人臉信息處理中的一項(xiàng)關(guān)鍵技術(shù)，人臉檢測現(xiàn)在已經(jīng)成為模式識別，計(jì)算機(jī)視覺和人機(jī)交互領(lǐng)域不可缺少的一部分。但是，人臉檢測算法存在計(jì)算量大、速度慢等缺點(diǎn)。軟件實(shí)現(xiàn)方式無法達(dá)到實(shí)時處理要求，而現(xiàn)有的硬件實(shí)現(xiàn)需要占用大量硬件資源。本文針對現(xiàn)有人臉檢測硬件實(shí)現(xiàn)的缺點(diǎn)，通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析，提出了雙流水線硬件檢測架構(gòu)：掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗(yàn)證成功，達(dá)到實(shí)時檢測的標(biāo)準(zhǔn)。具體工作和創(chuàng)新點(diǎn)包括如下幾點(diǎn)：介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中，詳細(xì)介紹了Adaboost算法。對現(xiàn)有的結(jié)構(gòu)進(jìn)行詳細(xì)分析。指出現(xiàn)有各架構(gòu)的缺點(diǎn)，即資源占用多，檢測速度慢。針對這兩個問題，本文提出了一個適合嵌入式應(yīng)用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu)，詳細(xì)說明了該架構(gòu)的工作原理，并在該架構(gòu)基礎(chǔ)上，通過加入預(yù)測加載技術(shù)，進(jìn)一步提高檢測速度。隨后，采用存儲器訪問效率，架構(gòu)內(nèi)部存儲單元大小，檢測時間長短，運(yùn)算單元數(shù)量四個標(biāo)準(zhǔn)，詳細(xì)比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別，顯示出新架構(gòu)的優(yōu)勢。基于提出的架構(gòu)，給出了Adaboost人臉檢測系統(tǒng)的VLSI實(shí)現(xiàn)方案。本文中，采用自頂向下的設(shè)計(jì)方法將人臉檢測系統(tǒng)分成若干個子模塊，然后對每個子模塊進(jìn)行詳細(xì)的設(shè)計(jì)和說明，給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實(shí)現(xiàn)后的仿真波形。采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗(yàn)證。FPGA驗(yàn)證結(jié)果表明對于QCIF分辨率的視頻圖像，人臉檢測系統(tǒng)能夠達(dá)到50fps的檢測速度，滿足實(shí)時檢測的要求。

標(biāo)簽： Adaboost VLSI FPGA

上傳時間： 2013-06-15

上傳用戶：1193169035
視頻圖像采集和預(yù)處理系統(tǒng)的FPGA實(shí)現(xiàn).rar

本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實(shí)時采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計(jì)算機(jī)視覺系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計(jì)算機(jī)視覺系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實(shí)現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法，并對硬件算法進(jìn)行RTL級的功能仿真和驗(yàn)證，還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果，在此基礎(chǔ)上對各種算法的效果進(jìn)行直觀的比較。文中，預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn)，從而簡化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。

標(biāo)簽： FPGA 視頻圖像

上傳時間： 2013-07-26

上傳用戶：alia
基于FPGA和單片機(jī)的光柵轉(zhuǎn)矩傳感器的研究.rar

轉(zhuǎn)矩的測量對各種機(jī)械產(chǎn)品的研究開發(fā)、測試分析、質(zhì)量檢驗(yàn)、安全和優(yōu)化控制等工作有重要的意義?，F(xiàn)有的轉(zhuǎn)矩傳感器一般結(jié)構(gòu)復(fù)雜，制造安裝困難。本文介紹了一種結(jié)構(gòu)簡單，測量精度高的新型轉(zhuǎn)矩傳感器——基于FPGA和單片機(jī)的光柵轉(zhuǎn)矩傳感器。本文主要工作包括： 1、介紹了當(dāng)前轉(zhuǎn)矩傳感器的發(fā)展現(xiàn)狀，分析了各種類型轉(zhuǎn)矩傳感器的特點(diǎn)和存在的不足。 2、介紹了光柵轉(zhuǎn)矩傳感器的工作原理，將光柵輸出的光電信號轉(zhuǎn)換成矩形波信號，通過分析旋轉(zhuǎn)軸的各種運(yùn)動對光電輸出信號的影響，得知兩路矩形波信號的相位與扭轉(zhuǎn)角的關(guān)系，從而得到系統(tǒng)測量方案，并推導(dǎo)出具體的測量計(jì)算公式。 3、構(gòu)建了系統(tǒng)實(shí)驗(yàn)平臺，主要由被測量主軸、光柵對機(jī)構(gòu)、光電裝置座三個部分構(gòu)成。 4、基于現(xiàn)場可編程門陣列(FPGA)和單片機(jī)，完成系統(tǒng)硬件電路及軟件設(shè)計(jì)。 5、根據(jù)動態(tài)測量數(shù)據(jù)的時變性、隨機(jī)性、相關(guān)性和動態(tài)性等，研究了動態(tài)測量數(shù)據(jù)的處理方法。 6、對系統(tǒng)調(diào)試和實(shí)驗(yàn)。采取先對各個單元模塊獨(dú)立調(diào)試與實(shí)驗(yàn)的方法，對每個單元電路的性能進(jìn)行分析處理，然后進(jìn)行聯(lián)合調(diào)試與實(shí)驗(yàn)，并對傳感器進(jìn)行標(biāo)定。 7、對系統(tǒng)誤差進(jìn)行分析，并提出了改進(jìn)措施。

標(biāo)簽： FPGA 單片機(jī) 光柵

上傳時間： 2013-06-19

上傳用戶：xiangwuy