描述了數(shù)字移動無線電系統(tǒng)（DMR），該系統(tǒng)采用雙時隙時分多址技術(shù)(TDMA)， 射頻載波帶寬為12.5kHz。描述了數(shù)字移動無線電系統(tǒng)空中接口的物理層和數(shù)據(jù)鏈路層。
標(biāo)簽： DMR 空中接口協(xié)議
上傳時間： 2017-05-26
上傳用戶：huliyou888
平面波展開計算流體體系聲子晶體帶隙，非常經(jīng)典的計算方法。
上傳時間： 2017-12-15
上傳用戶：345841
簡單介紹光應(yīng)用例題，比如光電池，光子帶隙...
上傳時間： 2019-05-06
上傳用戶：18636233039
關(guān)于齒隙辨識必備論文參考（它的英文文獻名字：Observer-based Compensation Control of Servo Systems with Backlash），有預(yù)補償，伺服控制系統(tǒng)介紹，觀測器設(shè)計等。
標(biāo)簽： 伺服系統(tǒng) 觀測器 補償控制
上傳時間： 2019-05-25
上傳用戶：峰峰學(xué)長
Maxwell 3D 教程，盤式電機氣隙磁密查看
標(biāo)簽： Maxwell Ansoft
上傳時間： 2020-11-02
上傳用戶：
為了系統(tǒng)深入地研究MoS2的電子能帶結(jié)構(gòu)和光電性質(zhì)，基于密度泛函理論的第一性原理平面波贗勢方 法，計算和分析了材料MoS2的電子結(jié)構(gòu)及其光學(xué)性質(zhì)，給出了MoS2 的能帶結(jié)構(gòu)、光吸收譜、電子態(tài)密度、能 量損失譜、反射譜、介電函數(shù)譜等光學(xué)性質(zhì)。計算結(jié)果表明：體材料MoS2的電子躍遷形式是非垂直躍遷，具有 間接帶隙的半導(dǎo)體材料，帶隙寬為1.126 eV；價帶和導(dǎo)帶的形成是由Mo和S 的價電子起作用產(chǎn)生的。通過分析 其光學(xué)性質(zhì)，發(fā)現(xiàn)MoS2的介電函數(shù)的實部和虛部的峰值都出現(xiàn)在低能區(qū)，當(dāng)光子能量的升高，介電函數(shù)值會緩 慢降低；材料MoS2對可見紫外區(qū)域的光子具有很強的吸收，最大吸收系數(shù)為3.17×105cm-1；MoS2在能量為18.33eV 位置出現(xiàn)了共振現(xiàn)象，其它區(qū)域內(nèi)能量的損失值都趨于為0，說明電子之間共振非常微弱。這些光學(xué)性質(zhì)奠定了 該材料在制作微電子和光電子器件方面的作用，尤其是在紫外探測器應(yīng)用方面有著潛在的應(yīng)用前景，為未來對 MoS2材料的進一步研究提供理論參考。
標(biāo)簽： MoS2 電子結(jié)構(gòu) 光學(xué)
上傳時間： 2020-11-08
上傳用戶：
lm75A溫度數(shù)字轉(zhuǎn)換器 FPGA讀寫實驗Verilog邏輯源碼Quartus工程文件+文檔資料,FPGA為CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做為你的學(xué)習(xí)設(shè)計參考。LM75A 是一個使用了內(nèi)置帶隙溫度傳感器和模數(shù)轉(zhuǎn)換技術(shù)的溫度數(shù)字轉(zhuǎn)換器。它也是一個溫度檢測器，可提供一個過熱檢測輸出。LM75A 包含許多數(shù)據(jù)寄存器：配置寄存器用來存儲器件的某些配置，如器件的工作模式、OS 工作模式、OS 極性和OS 故障隊列等（在功能描述一節(jié)中有詳細描述）；溫度寄存器（Temp），用來存儲讀取的數(shù)字溫度；設(shè)定點寄存器（Tos & Thyst），用來存儲可編程的過熱關(guān)斷和滯后限制，器件通過2 線的串行I2C 總線接口與控制器通信。LM75A 還包含一個開漏輸出（OS），當(dāng)溫度超過編程限制的值時該輸出有效。LM75A 有3 個可選的邏輯地址管腳，使得同一總線上可同時連接8個器件而不發(fā)生地址沖突。LM75A 可配置成不同的工作條件。它可設(shè)置成在正常工作模式下周期性地對環(huán)境溫度進行監(jiān)控或進入關(guān)斷模式來將器件功耗降至最低。OS 輸出有2 種可選的工作模式：OS 比較器模式和OS 中斷模式。OS 輸出可選擇高電平或低電平有效。故障隊列和設(shè)定點限制可編程，為了激活OS 輸出，故障隊列定義了許多連續(xù)的故障。溫度寄存器通常存放著一個11 位的二進制數(shù)的補碼，用來實現(xiàn)0.125℃的精度。這個高精度在需要精確地測量溫度偏移或超出限制范圍的應(yīng)用中非常有用。正常工作模式下，當(dāng)器件上電時，OS 工作在比較器模式，溫度閾值為80℃，滯后75℃，這時，LM75A就可用作一個具有以上預(yù)定義溫度設(shè)定點的獨立的溫度控制器。module LM75_SEG_LED ( //input input sys_clk ,input sys_rst_n ,inout sda_port ,//output output wire seg_c1 ,output wire seg_c2 ,output wire seg_c3 ,output wire seg_c4 ,output reg seg_a ,output reg seg_b ,output reg seg_c ,output reg seg_e ,output reg seg_d ,output reg seg_f ,output reg seg_g ,output reg seg_h , output reg clk_sclk );//parameter define parameter WIDTH = 8;parameter SIZE = 8;//reg define reg [WIDTH-1:0] counter ;reg [9:0] counter_div ;reg clk_50k ;reg clk_200k ;reg sda ;reg enable ;
標(biāo)簽： lm75a 數(shù)字轉(zhuǎn)換器 fpga verilog
上傳時間： 2021-10-27
上傳用戶：
13.56MHz天線設(shè)計.pdf13.56M設(shè)計規(guī)范.pdf8-M1卡的安全問題及華東師大的應(yīng)對策略.pdf8.6 諧振電路的品質(zhì)因數(shù).pptDES&RSA.pptDismantling MIFARE Classic.pdfht-ide3000.pdfMSP430 單片機與CPU 卡接口函數(shù)設(shè)計.pdfRC500-FM1702XX比較.pdfRC500天線設(shè)計資料RFID天線研究與設(shè)計.pdfRFID技術(shù)和防沖撞算法.pdfRFID電子標(biāo)簽防碰撞算法的研究.pdfRFID讀寫器天線的研究與設(shè)計.pdfRFID防碰撞技術(shù)的研究.pdf一種新穎的RFID防沖突算法.pdf低功耗無磁水表中射頻卡讀寫器的設(shè)計.pdf基于MF RC500的RFID讀寫器的天線及匹配電路設(shè)計.doc基于TRF7960 讀寫器硬件部分設(shè)計中應(yīng)注意的地方.pdf射頻識別技術(shù)防碰撞算法的研究.pdf射頻識別系統(tǒng)中的防碰撞算法設(shè)計.pdf無源電子標(biāo)簽讀卡器防沖突檢測及天線設(shè)計.pdf時隙ALOHA法在RFID系統(tǒng)防碰撞問題中的應(yīng)用.pdf設(shè)計MF RC500 的匹配電路和天線的應(yīng)用指南.pdf超高頻RFID無線接口標(biāo)準(zhǔn)ISO_IEC18000_6C的研究.pdf近耦合射頻識別系統(tǒng)的工作原理及天線設(shè)計.pdf遠距離RFID天線設(shè)計.doc阻抗匹配.doc高速和資源節(jié)約型數(shù)據(jù)加密算法設(shè)計.pdf
上傳時間： 2021-11-08
上傳用戶：
提出了一種勵磁回路變磁阻的可控磁通的弱磁新方法。特殊轉(zhuǎn)子結(jié)構(gòu)能夠跟隨轉(zhuǎn)速變化調(diào)整勵磁回路磁阻，從而調(diào)節(jié)永磁體提供的有效磁通，以達到氣隙磁場減弱的目的。文中介紹了新轉(zhuǎn)子結(jié)構(gòu)永磁同步電機的弱磁機理。分析了永磁體的受力，給出了確定弱磁擴速范圍。通過電磁計算軟件對該新型轉(zhuǎn)子結(jié)構(gòu)的永磁同步電機進行的有限元仿真分析證明了實現(xiàn)弱磁的有效性和可行性。
標(biāo)簽： 永磁同步電機
上傳時間： 2021-12-12
上傳用戶：默默
Verilog HDl語言實現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼 //本模塊的功能是驗證實現(xiàn)和PC機進行基本的串口通信的功能。需要在//PC機上安裝一個串口調(diào)試工具來驗證程序的功能。//程序?qū)崿F(xiàn)了一個收發(fā)一幀10個bit（即無奇偶校驗位）的串口控//制器，10個bit是1位起始位，8個數(shù)據(jù)位，1個結(jié)束//位。串口的波特律由程序中定義的div_par參數(shù)決定，更改該參數(shù)可以實//現(xiàn)相應(yīng)的波特率。程序當(dāng)前設(shè)定的div_par 的值是0x145，對應(yīng)的波特率是//9600。用一個8倍波特率的時鐘將發(fā)送或接受每一位bit的周期時間//劃分為8個時隙以使通信同步.//程序的工作過程是：串口處于全雙工工作狀態(tài)，按動key1，F(xiàn)PGA/CPLD向PC發(fā)送“21 EDA"//字符串（串口調(diào)試工具設(shè)成按ASCII碼接受方式）；PC可隨時向FPGA/CPLD發(fā)送0-F的十六進制
標(biāo)簽： verilog hdl cpld 串口通訊 quartus
上傳時間： 2022-02-18
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
