各類交流電源在產(chǎn)品開發(fā)過程中都需要進行長時間的帶載測試，以檢驗其電氣性能。傳統(tǒng)使用電阻、電感和電容這類無源元件作為負載的測試方法存在參數(shù)調(diào)節(jié)不方便、發(fā)熱量大、耗能等諸多缺點。為克服傳統(tǒng)測試方法的不足，本文研究了一種帶能量回饋功能的交流電子負載裝置，采用交直交變換結(jié)構(gòu)，由具有公共直流母線的兩級電壓型PWM整流器組成。通過控制前級PWM整流器的輸入功率因數(shù)，在其輸入端模擬不同阻抗特性的負載；后級PWM整流器工作在并網(wǎng)逆變狀態(tài)，將被測試電源發(fā)出的電能回饋至電網(wǎng)進行循環(huán)利用。 交流電子負載屬于一種測試設(shè)備，需要實現(xiàn)用戶交互、通訊、監(jiān)控等功能，因此采用了以DSP芯片為核心的數(shù)字控制方案。本文首先探討了數(shù)字控制技術(shù)對變換器性能的影響，重點討論了當數(shù)字脈寬調(diào)制器精度不足時會引起輸出產(chǎn)生極限環(huán)振蕩的問題。分析了極限環(huán)振蕩產(chǎn)生的原因，并以BUCK、BOOST和BUCK-BOOST三種基本變換器的數(shù)字控制器設(shè)計為例，推導(dǎo)出了為避免極限環(huán)振蕩，數(shù)字脈寬調(diào)制器應(yīng)滿足的最小精度要求。在MATLAB中建立了數(shù)字控制器的仿真模型，設(shè)計了一臺數(shù)字控制BUCK變換器實驗樣機，仿真和實驗結(jié)果驗證了理論分析的正確性。 根據(jù)處理電能方式的不同，交流電子負載可分為能量消耗型和能量回饋型兩大類。本文首先針對交流電源產(chǎn)品的功能性測試應(yīng)用場合，提出了一種新的能量消耗型交流電子負載結(jié)構(gòu)和相應(yīng)的控制方法。然后重點介紹了能量回饋型交流電子負載的工作原理及其控制策略。分析了功率電路中主要元件參數(shù)的選取方法。其中，對工作在任意功率因數(shù)情況下的單相PWM整流器中交流濾波電感的取值作了重點討論。在Saber軟件中建立了系統(tǒng)的仿真模型，設(shè)計了一臺以TMS320F2812 DSP芯片為控制核心的能量回饋型交流電子負載原理樣機，仿真和實驗結(jié)果驗證了系統(tǒng)方案的可行性和正確性。最后針對交流電子負載的并網(wǎng)能量回饋功能，初步分析了一種基于正反饋思想的并網(wǎng)系統(tǒng)孤島檢測方法，并進行了仿真驗證。
上傳時間： 2013-07-29
上傳用戶：zlf19911217
近年來在運動控制領(lǐng)域三電平中壓變頻器的開發(fā)研究得到了廣泛關(guān)注，三電平逆變器使得電壓型逆變器的大容量化、高性能化成為可能，研究和開發(fā)三電平逆變器，無論在技術(shù)上還是在實際應(yīng)用上都有十分重要的意義。 本文首先論述了三電平逆變器的原理，詳細分析了一種控制策略—空間電壓矢量法，給出PWM波的計算公式和開關(guān)動作次序，并仿真出波形。 其次闡述了三電平逆變器的主電路構(gòu)成、功率器件MOSFET的驅(qū)動技術(shù)和基于DSP2407A控制系統(tǒng)硬件電路設(shè)計，并據(jù)此設(shè)計出了一套小容量三電平逆交器實驗裝置。 最后介紹了三電平空間電壓矢量控制算法的實現(xiàn)和軟件設(shè)計，給出了實驗裝置的運行結(jié)果，并分析了設(shè)計中存在的問題。
上傳時間： 2013-04-24
上傳用戶：tfyt
大功率電力電子裝置的廣泛應(yīng)用使電力系統(tǒng)無功功率補償和諧波污染問題日趨嚴重，動態(tài)無功功率補償和諧波抑制成為現(xiàn)代電力傳動領(lǐng)域研究的熱點。傳統(tǒng)補償技術(shù)由于主控制器運算能力的限制，難以對實時信號進行有效分析，影響了補償效果。而DSP計算速度快，能夠?qū)崿F(xiàn)復(fù)雜的數(shù)字信號處理或數(shù)字實時控制。本文針對礦井直流提升機的無功補償問題，設(shè)計了一種基于DSP的TCR型動態(tài)無功補償器，以穩(wěn)定電網(wǎng)電壓、減小電壓波動，提高功率因數(shù)。 本文綜述了無功補償技術(shù)的國內(nèi)外研究概況、水平和發(fā)展趨勢，基于 MATLAB 對電力電子裝置諧波源進行了諧波分析與仿真，分析和介紹了 TCR 的無功補償原理及瞬時無功理論，確定了無功補償系統(tǒng)主電路及其控制系統(tǒng)，提出了系統(tǒng)的總體方案。 本設(shè)計選用 TMS320F2812 DSP 芯片作為主處理器，設(shè)計了信號輸入、濾波放大和信號調(diào)理等 DSP 外圍硬件電路；軟件方面采用模塊化設(shè)計，編寫了軟件流程圖，給出了部分程序代碼。 本文基于MATLAB軟件對無功補償控制系統(tǒng)的補償效果進行了模擬仿真。仿真結(jié)果表明：系統(tǒng)線電壓、負載無功功率和TCR無功功率等在兩個周期內(nèi)達到穩(wěn)定，系統(tǒng)線電壓波動小于3％，系統(tǒng)線電壓和系統(tǒng)線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網(wǎng)諧波》標準的要求，為在煤礦中的實際應(yīng)用提供了理論基礎(chǔ)。
上傳時間： 2013-07-24
上傳用戶：PresidentHuang
隨著現(xiàn)代科技的迅速發(fā)展，逆變電源的應(yīng)用越來越廣泛。同時，各行各業(yè)對逆變電源的性能也提出了更高的要求。好的逆變電源輸出波形要求不但具有高的穩(wěn)態(tài)性能，還應(yīng)有快的動態(tài)響應(yīng)。單一的控制策略很難同時滿足這兩方面的要求。因此，各種控制策略取長補短、相互滲透，構(gòu)成復(fù)合控制器，是一種趨勢所在。 本文討論了當今各種比較流行的數(shù)字控制策略的優(yōu)缺點，重點分析了無差拍控制和重復(fù)控制這兩種控制策略的控制原理，并對其控制算法做了適當改進。無差拍控制動態(tài)性能極佳，但其穩(wěn)態(tài)性能不理想，尤其是在帶非線性負載時輸出電壓波形的總諧波畸變較大；而重復(fù)控制恰恰相反，它有著很好的穩(wěn)態(tài)性能，但由于周期延遲環(huán)節(jié)的存在，控制指令不是立即輸出，而是滯后一個參考周期才輸出，使其動態(tài)性能較差。本文采用單相全橋拓撲結(jié)構(gòu)為逆變器主電路，建立了它的連續(xù)狀態(tài)空間模型和離散狀態(tài)空間模型，分析了它的開環(huán)輸出特性，并分別闡述了改進的無差拍控制器和重復(fù)控制器參數(shù)的設(shè)計方法。 文章提出將改進的無差拍控制和重復(fù)控制這兩種控制策略相結(jié)合，組成復(fù)合控制策略。利用MATLAB建立了控制系統(tǒng)的仿真模型，仿真實驗結(jié)果證明該復(fù)合控制策略能使逆變電源獲得理想的穩(wěn)態(tài)和動態(tài)性能。最后介紹了以高性能數(shù)字信號處理器TMS320F2812為控制核心的逆變電源控制系統(tǒng)的軟硬件設(shè)計。
標簽： DSP 逆變電源數(shù)字 控制技術(shù)
上傳時間： 2013-07-31
上傳用戶：liber
本文主要的研究為對轉(zhuǎn)永磁無刷直流電動機控制問題，對轉(zhuǎn)永磁無刷直流電動機在艦船、水下航行器等對轉(zhuǎn)推進系統(tǒng)中有著廣泛的應(yīng)用前景。它具有無刷直流電動機的一切優(yōu)點：功率密度大、調(diào)速性能好、運行效率高、結(jié)構(gòu)簡單、運行可靠、維護方便等等。其與普通的永磁無刷直流電動機的差別僅僅在于原來靜止的電樞部分和旋轉(zhuǎn)的永磁體部分都可以相對于靜止部分旋轉(zhuǎn)，即有兩個轉(zhuǎn)子，根據(jù)作用力與反作用力的原理，兩個轉(zhuǎn)子受到的電磁轉(zhuǎn)矩在任意時刻都是大小相等、方向相反的。因此兩個轉(zhuǎn)子必將沿著相反的方向旋轉(zhuǎn)。 論文主要工作和創(chuàng)新點如下： 1)介紹了對轉(zhuǎn)永磁無刷直流電機與普通永磁無刷直流電機的區(qū)別、優(yōu)點及應(yīng)用，詳細分析了其工作原理，并建立對轉(zhuǎn)永磁無刷直流電機本體的數(shù)學(xué)模型，接著利用MATLAB/Simulink建立對轉(zhuǎn)永磁無刷直流電機的仿真模型。 2)研究了無位置傳感器對轉(zhuǎn)永磁無刷直流電機的控制方法。采用基于DSP的三次諧波過零點檢測方法來檢測電機轉(zhuǎn)子的位置與轉(zhuǎn)速，采用數(shù)字鎖相環(huán)對三次諧波過零點進行90°延遲： 3)控制系統(tǒng)采用雙閉環(huán)控制，即速度環(huán)與電流環(huán)來組成調(diào)速控制系統(tǒng)，其中速度環(huán)采用了基于改進的BP神經(jīng)網(wǎng)絡(luò)PID自適應(yīng)控制，電流環(huán)采用滯環(huán)控制，并對整個系統(tǒng)進行仿真。 4)在仿真研究的基礎(chǔ)上，本文進行了以TMS320I~F2407A的DSP芯片為控制核心的無位置傳感器對轉(zhuǎn)永磁無刷直流電機數(shù)字控制系統(tǒng)的軟硬件設(shè)計。
上傳時間： 2013-04-24
上傳用戶：lw852826
隨著二十一世紀的到來，人類進入了后PC時代。在這一階段，嵌入式技術(shù)得到了飛速發(fā)展和廣泛應(yīng)用。目前，嵌入式技術(shù)及其產(chǎn)品已廣泛應(yīng)用于智能家用電器、智能建筑、儀器儀表、通訊產(chǎn)品、工業(yè)控制、掌上型電腦、各種智能IC卡的應(yīng)用等等。將嵌入式系統(tǒng)應(yīng)用于多媒體移動終端，充分發(fā)揮了嵌入式系統(tǒng)的低功耗、集成度高、可擴充能力強等特點，可以達到集移動、語音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設(shè)計方案。 本文首先詳細分析了ARM體系結(jié)構(gòu)，研究了嵌入式Linux操作系統(tǒng)在ARM9微處理器的移植技術(shù)，包括交叉編譯環(huán)境的建立、引導(dǎo)裝載程序應(yīng)用、移植嵌入式Linux內(nèi)核及建立根文件系統(tǒng)，并且實現(xiàn)了嵌入式Linux到EP9315開發(fā)板的移植。 由于嵌入式系統(tǒng)本身硬件條件的限制，常用在PC機的圖形用戶界面GUI系統(tǒng)不適合在其上運行。為此，本文選擇了Qt/Embedded作為研究對象，在對其體系結(jié)構(gòu)等方面進行研究基礎(chǔ)上，實現(xiàn)了Qt/Embedded到EP9315開發(fā)板的移植，完成了嵌入式圖形用戶界面開發(fā)，使得系統(tǒng)擁有良好的操作界面。 針對現(xiàn)今MP3文件格式廣泛流行的特點，本文設(shè)計了MP3播放器。在深入研究了MP3文件編碼原理的基礎(chǔ)上，詳細論述了播放器的設(shè)計過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統(tǒng)開發(fā)成本：在視頻播放方面，本文實現(xiàn)了Linux系統(tǒng)下的通用媒體播放器——Mplayer到EP9315開發(fā)板的移植。通過對音頻數(shù)據(jù)輸出的研究，解決了Mplayer播放聲音不正常的問題，實現(xiàn)了一個集音樂和視頻播放于一體的嵌入式多媒體播放系統(tǒng)。 最后，總結(jié)了論文所做的工作，指出了嵌入式多媒體播放器所需要進一步解決和完善的問題。
上傳時間： 2013-04-24
上傳用戶：梧桐
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標準的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設(shè)計編碼器接口電路。最終的設(shè)計在相關(guān)硬件電路上實現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗證了整個設(shè)計的各項功能，達到了設(shè)計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
