少妇av在线,亚洲福利专区,中文字幕久久精品

組合電路

數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時(shí)序邏輯電路（簡稱時(shí)序電路）。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān)。而時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關(guān)。

SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC

SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計(jì)，以取代TTL/CMOS 復(fù)雜的硬件設(shè)計(jì)。 2.可使用電路繪圖法、ABEL 語言、波形圖和數(shù)字硬件描述語言法(VHDL/AHDL)來開發(fā)電路。 3.CPLD/ FPGA 提供引腳可任意設(shè)定,故作測試實(shí)驗(yàn)時(shí)不需要做硬件連接,可節(jié)省大量連線焊接時(shí)間,快速學(xué)習(xí)軟硬件的運(yùn)用。 4.CPLD/ FPGA 每一I/O Pin 皆有邏輯狀態(tài)監(jiān)視器，以便迅速了解每一引腳狀態(tài)。 5.清楚標(biāo)示每一管腳的腳位，易于觀察和測量。 6.使用并口在開發(fā)系統(tǒng)下直接下載。 7.可在線將CPLD/ FPGA 程序到FLASH ROM，實(shí)驗(yàn)儀可獨(dú)立運(yùn)行，適合大學(xué)生EDA 電子競賽。 8.可做8051 和CPLD/ FPGA 的組合電路實(shí)驗(yàn)。 9.適用于WINDOWS95/98/NT/2000/XP 操作系統(tǒng)。 10.數(shù)萬門的現(xiàn)場可編程芯片讓設(shè)計(jì)所思即所得。

標(biāo)簽： FPGA SX-CPLD CPLD 數(shù)字邏輯

上傳時(shí)間： 2016-03-14

上傳用戶：671145514
基于FPGA的8位增強(qiáng)型CPU設(shè)計(jì)與驗(yàn)證

隨著信息技術(shù)的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對SoC設(shè)計(jì)作了初步研究。在對Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進(jìn)行了完整的功能仿真和時(shí)序仿真。設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級和擴(kuò)展。本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過FPGA驗(yàn)證。

標(biāo)簽： FPGA CPU 8位增強(qiáng)型

上傳時(shí)間： 2013-04-24

上傳用戶：jlyaccounts
用單層PCB設(shè)計(jì)超低成本混合調(diào)諧器

今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號也能處理數(shù)字電視訊號，或是同時(shí)處理這兩種電視訊號(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時(shí)需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時(shí)能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個(gè)射頻調(diào)諧器，也是一個(gè)half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號透過一個(gè)簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒有采用PIN二極管進(jìn)行頻段切換，而是采用一個(gè)非常簡單的三工電路進(jìn)行頻段切換。天線阻抗透過高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預(yù)選訊號進(jìn)行放大。BG5120K雙MOSFET可以用于兩個(gè)VHF頻段。在接下來的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門用來抑制影像頻率。

標(biāo)簽： PCB 調(diào)諧器

上傳時(shí)間： 2013-11-19

上傳用戶：ryb
脈寬可調(diào)的高壓脈沖發(fā)生器設(shè)計(jì)

介紹了一種基于晶體管共發(fā)一共集級聯(lián)方式產(chǎn)生大幅度輸出、脈沖寬度可調(diào)的脈沖發(fā)生器。詳細(xì)分析了共發(fā)、共集電路和共發(fā)共集組合電路的線路結(jié)構(gòu)，介紹了脈沖寬度可調(diào)高壓脈沖發(fā)生器的工作原理及設(shè)計(jì)與實(shí)現(xiàn)。

標(biāo)簽： 脈寬可調(diào) 發(fā)生器高壓脈沖

上傳時(shí)間： 2013-11-05

上傳用戶：ryb
用單層PCB設(shè)計(jì)超低成本混合調(diào)諧器

今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號也能處理數(shù)字電視訊號，或是同時(shí)處理這兩種電視訊號(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時(shí)需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時(shí)能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個(gè)射頻調(diào)諧器，也是一個(gè)half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號透過一個(gè)簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒有采用PIN二極管進(jìn)行頻段切換，而是采用一個(gè)非常簡單的三工電路進(jìn)行頻段切換。天線阻抗透過高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預(yù)選訊號進(jìn)行放大。BG5120K雙MOSFET可以用于兩個(gè)VHF頻段。在接下來的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門用來抑制影像頻率。

標(biāo)簽： PCB 調(diào)諧器

上傳時(shí)間： 2013-11-21

上傳用戶：時(shí)代將軍
數(shù)字式計(jì)時(shí)器一般都由震蕩器

數(shù)字式計(jì)時(shí)器一般都由震蕩器，分頻器，譯碼器及顯示幾部分組成。其中震蕩器和分頻器組成標(biāo)準(zhǔn)秒信號發(fā)生器，接成各種不同進(jìn)制的計(jì)數(shù)器組成計(jì)時(shí)系統(tǒng)，譯碼器，顯示器組成顯示系統(tǒng)，另外一些組合電路組成校時(shí)調(diào)節(jié)系統(tǒng)。

標(biāo)簽： 數(shù)字式計(jì)時(shí)器

上傳時(shí)間： 2013-12-18

上傳用戶：13188549192
本文介紹了VHDL硬件描述語言基礎(chǔ)

本文介紹了VHDL硬件描述語言基礎(chǔ)，包括： 1.簡介 2.基本結(jié)構(gòu) 3.基本數(shù)據(jù)類型 4.設(shè)計(jì)組合電路 5.設(shè)計(jì)時(shí)序電路 6.設(shè)計(jì)狀態(tài)機(jī) 7.大規(guī)模電路的層次化設(shè)計(jì) 8.Function and Procedure

標(biāo)簽： VHDL 硬件描述語言

上傳時(shí)間： 2013-12-16

上傳用戶：541657925
上傳本數(shù)電教程

上傳本數(shù)電教程，全書包括六章，分別有緒論、數(shù)制碼、數(shù)字電路、組合電路、時(shí)序電路、存儲器。希望給大家?guī)椭?/p>
標(biāo)簽： 數(shù)電教程

上傳時(shí)間： 2016-10-26

上傳用戶：chenlong
平凡51單片機(jī)教程DOC版.zip

本章重點(diǎn)組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)組合邏輯電路的設(shè)計(jì)方法常用中規(guī)模集成組合電路器件的應(yīng)用競爭－冒險(xiǎn)現(xiàn)象及其成因，消除競爭冒險(xiǎn)現(xiàn)象的方法本章重點(diǎn)組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)組合邏輯電路的設(shè)計(jì)方法常用中規(guī)模集成組合電路器件的應(yīng)用競爭－冒險(xiǎn)現(xiàn)象及其成因，消除競爭冒險(xiǎn)現(xiàn)象的方法

標(biāo)簽： 51單片機(jī)

上傳時(shí)間： 2021-12-04

上傳用戶：zhaiyawei
[從零開始學(xué)數(shù)字電子技術(shù)].李建清.掃描版

按照結(jié)構(gòu)清晰、層次分明的原則，本書可分為以下幾部分：第一部分為數(shù)字電路基礎(chǔ)篇。主要包括第一章。重點(diǎn)介紹了數(shù)字電路的一些基礎(chǔ)知識，如數(shù)字電路與模擬電路的比較、數(shù)字電路的分類、數(shù)制與編碼等，它們是分析和理解數(shù)字電路的基礎(chǔ)。第二部分為邏輯門和組合邏輯電路篇。主要包括第二章、第三章。重點(diǎn)介紹了兩個(gè)方面的內(nèi)容：一是基本門電路，如分立元件門電路、集成門電路等，它們是組成組合邏輯電路的基本邏輯單元；二是組合邏輯電路，如編碼器、譯碼器、顯示譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等，常見的組合電路目前已經(jīng)制作成集成電路，應(yīng)用十分廣泛。第三部分為雙穩(wěn)態(tài)觸發(fā)器和時(shí)序邏輯電路篇。主要包括第四章、第五章。重點(diǎn)介紹了兩個(gè)方面的內(nèi)容：一是雙穩(wěn)態(tài)觸發(fā)器電路，如基本RS觸發(fā)器、同步觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器、T型和T型觸發(fā)器等；二是時(shí)序邏輯電路，簡要分析了時(shí)序電路的特點(diǎn)及分類，并對幾種典型的寄存器和計(jì)數(shù)器作了介紹。第四部分為脈沖波形的產(chǎn)生與整形電路篇。主要包括第六章。重點(diǎn)討論了脈沖的產(chǎn)生和整形。在脈沖振蕩器中，主要介紹在數(shù)字系統(tǒng)中最常使用的多諧振蕩器；在整形電路中，主要介紹施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。并對一種在脈沖波形的產(chǎn)生和整形電路中應(yīng)用十分廣泛的多功能集成電路555定時(shí)器進(jìn)行詳細(xì)分析。第五部分是存儲器和微控制器篇。主要包括第七章。重點(diǎn)介紹了只讀存儲器、隨機(jī)存儲器的結(jié)構(gòu)和原理，并對微處理器的基本結(jié)構(gòu)、工作過程和應(yīng)用作了簡要分析。第六部分為DAC轉(zhuǎn)換器和ADC轉(zhuǎn)換器篇。主要包括第八章。DAC轉(zhuǎn)換器和ADC轉(zhuǎn)換器，也就是通常所說的數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換電路，它們是數(shù)字系統(tǒng)不可缺少的組成部分，如用微控制器對生產(chǎn)過程進(jìn)行控制，就必須首先將被控制的模擬量轉(zhuǎn)換為數(shù)字量，才能送到微控制器系統(tǒng)中去進(jìn)行運(yùn)算和處理，然后又需將運(yùn)算得到的數(shù)字量轉(zhuǎn)換為模擬量，才能實(shí)現(xiàn)對被控參數(shù)的控制。

標(biāo)簽： 數(shù)字電子技術(shù)

上傳時(shí)間： 2022-06-24

上傳用戶：jiabin

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频