使用VHDL語言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺使用
標簽： VHDL 語言 編寫 程序
上傳時間： 2013-08-06
上傳用戶：杏簾在望
使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。
標簽： Verilog FIFO 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
幾個非常適用的用FPGA編寫的實例，包含IIC。UART，USB等幾個
標簽： FPGA 編寫
上傳時間： 2013-08-14
上傳用戶：RQB123
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!
標簽： Verilog FPGA PWM 語言
上傳時間： 2013-08-16
上傳用戶：梧桐
verilog編寫基于fpga的鑒相器模塊
標簽： verilog fpga 編寫 模塊
上傳時間： 2013-08-19
上傳用戶：18752787361
這是利用VHDL語言編寫的關(guān)于ADC0809的程序，編的很不錯
標簽： VHDL 0809 ADC 語言
上傳用戶：lty6899826
verilog編寫基于fpga的DDS實現(xiàn)
標簽： verilog fpga DDS 編寫
上傳用戶：neu_liyan
VHDL語言編寫的時鐘顯示代碼，簡短而又易懂，個人覺得很不錯
標簽： VHDL 語言 編寫 時鐘顯示
上傳用戶：bpgfl
verilog編寫基于FPGA的示波器核心實現(xiàn)
標簽： verilog FPGA 編寫 示波器
上傳用戶：huql11633
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
標簽： Verilog HDL 語言 編寫
上傳用戶：alex wang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
