伴隨高速DSP技術的廣泛應用，實時快速可靠地進行數字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件，它的最大優點在于：設計任何幅頻特性時，可以具有嚴格的線性相位，這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件，它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關的特點，使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究，并設計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數字濾波器的基本理論為依據，使用分布式算法作為濾波器的硬件實現算法，并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點，采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進行了各個功能模塊的設計，最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例，用MAX+PLUSII軟件進行了仿真，并用MATLAB對仿真結果進行了分析，證明所設計的FIR數字濾波器功能正確。 仿真結果表明，本論文所設計的FIR濾波器硬件規模較小，采樣率達到了17.73MHz。同時只要將查找表進行相應的改動，就能分別實現低通、高通、帶通FIR濾波器，體現了設計的靈活性。
上傳時間： 2013-04-24
上傳用戶：zdluffy
自適應濾波器是統計信號處理的一個重要組成部分。在實際應用中，由于沒有充足的信息來設計固定系數的數字濾波器，或者設計規則會在濾波器正常運行時改變，因此我們需要研究自適應濾波器。凡是需要處理未知統計環境下運算結果所產生的信號或需要處理非平穩信號時，自適應濾波器可以提供一種吸引人的解決方法，而且其性能通常遠優于用常規方法設計的固定濾波器。此外，自適應濾波器還能提供非自適應方法所不可能提供的新的信號處理能力。 本論文從自適應濾波器研究的重要意義入手，介紹了線性自適應濾波器的基本原理、算法及設計方法，對幾種基于最小均方誤差準則或最小平方誤差準則的自適應濾波器算法進行研究，最終基于一改近的LMS算法設計復數自適應濾波器，并以VHDL語言編寫在maxplus平臺上進行仿真測試。
上傳時間： 2013-07-11
上傳用戶：W51631
建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一，是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數字下變頻技術，是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下： (1)分析了現代電子偵察環境下的信號特征，指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，FPGA硬件實現容易。 (6)基于現代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間： 2013-06-01
上傳用戶：ynwbosss
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
本文研究了在復雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實現，主要包括以下內容： 1.通過對實際紅外圖像的背景和噪聲特性的研究分析，設計改進了一種基于加權廣義次序統計濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區域，所以本文在對圖像特性分析的基礎上，設計改進了基于加權廣義次序統計濾波器的背景抑制的算法。在對采集的起伏背景紅外圖像進行背景抑制后，用全局門限可以有效的分割出目標信息，輸出包含目標信息的二值化圖像，為后續處理提供數據。但是出于更復雜背景條件下算法有效性的目的，深入討論了局部自適應門限分割算法的設計。 2.在實時信號處理系統中，底層的圖像預處理算法目前難以用軟件實現；但是其運算結構相對比較簡單，適于用FPGA進行硬件實現。本文對算法的FPGA設計作了較為深入地研究，同時介紹了算法的VHDL實現，利用模塊化的優點對算法分模塊設計，對各個模塊的實現作了詳細介紹。 3.完成了紅外成像制導系統的預處理部分硬件電路設計，對FPGA中預處理算法的處理結果進行了驗證。通過算法在硬件上的實現，證明了算法的有效性。
上傳時間： 2013-07-02
上傳用戶：釣鰲牧馬
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現結構。并主要研究了USB器件端處理器的RTL級實現及FPGA原型驗證、和ASIC實現研究，包括從模型建立、算法仿真、各個模塊的RTL級設計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預定的48MHz，等效門面積不超過1萬門，完全可應用于SOC設計中。 本文重點對嵌入式USB器件端處理器的FPGA實現作了研究。為了準確測試本處理器的運行情況，本文應用串口傳遞測試數據入FPGA開發板，測試模塊讀入測試數據，發送入PC機的主機端。通過NI-VISA充當軟件端，檢驗測試數據的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的huffman解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
微波功率放大器的線性化技術研究，可以供你進行參考！
上傳時間： 2013-04-24
上傳用戶：宋桃子
隨著現代信息系統發展，網絡系統尤其是分布式系統日益廣泛地用于各個行業和領域，其中很多的關鍵應用需要基于時間同步進行。傳統采用精準時鐘對設備物理時鐘進行精準調節以達到時鐘同步的方式，以及單純的在局域網內部通過相關時間協議進行時間同步的方式，由于受諸多限制，不能很好地解決分布式精確時鐘同步的問題。然而人們對分布式時間精準度和時間同步的精確度要求越來越高，新型分布式網絡時間同步研究成為一個需要亟待解決的關鍵性問題。既有工程應用價值，也有一定的理論意義。 首先從分布式系統應用的角度出發，首先對GNSS衛星授時、NTP協議、嵌入式系統及uClinux操作系統等理論和技術進行了闡述。重點討論了如何解決分布式系統中的精確授時與同步問題的必要性和工程意義，分析了GNSS衛星授時特點和NTP網絡協議的機制。 其次在充分考慮到網絡同步實時性要求高的特點的基礎上，提出了一種基于GNSS的嵌入式NTP授時服務器的設計架構，對各主要模塊的功能、結構和工作原理進行了功能和性能分析。硬件具體以32位ARMS3C44B0X作為硬件控制核心的微處理器，開發了具有多通信端口的應用電路主板，并集成了GNSS衛星通信模塊。 再次在軟件方面具體對uClinux操作系統底層接口進行了較為深入的分析，在所設計的服務器硬件平臺上移植了uClinux嵌入式操作系統及相關的驅動程序，并采用模塊化的設計思想進行了NTP應用程序的設計與集成，實現了NTP協議的編譯和NTP授時服務，其中對NTP協議主要參數和具體工作過程進行了系統性分析和設置應用。 最后在獲取精準的系統統一時鐘、通過NTP協議提供授時服務的基礎上，結合實際在人工影響天氣通信指揮系統中具體應用，實現了分布式人工降雨火箭彈發射點按命令精確同步進行發射的應用集成。初步測試表明，本文所設計的授時服務器應用情況良好，實現了不同層次分布式應用對于時間精準同步的高要求。
上傳時間： 2013-04-24
上傳用戶：ouyangtongze
