亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

自動(dòng)化終端

  • 基于ARM的家庭安防網(wǎng)關平臺底層構建

    隨著信息產(chǎn)業(yè)和集成電路技術的進步,嵌入式應用領域得到了蓬勃和快速的發(fā)展。嵌入式應用開發(fā)的重要特點是滿足應用門類的多樣化需求,嵌入式應用的多樣化主要體現(xiàn)在目標機硬件平臺的多樣化,而硬件平臺的多樣化則對嵌入式系統(tǒng)平臺的底層構建提出了嚴格要求,因此不同硬件平臺底層構建研究是嵌入式開發(fā)中的一個重要問題。 嵌入式軟硬件平臺的底層構建主要涉及以下幾個部分: 1、嵌入式開發(fā)環(huán)境構建,涉及交叉編譯環(huán)境、交叉調(diào)試環(huán)境等; 2、嵌入式硬件平臺構建,涉及硬件平臺選型、地址分配等; 3、U.Boot移植,涉及U-Boot啟動分析、移植分析等; 4、嵌入式操作系統(tǒng)移植,涉及uClinux內(nèi)核結(jié)構、移植分析等; 5、驅(qū)動程序的開發(fā),涉及硬件分析、Linux下驅(qū)動分析等; 與此同時,安全防范系統(tǒng)作為現(xiàn)代化的安全警衛(wèi)手段,近年來正越來越多地進入各個行業(yè)的各種應用領域,智能家居已經(jīng)成為高科技發(fā)展必然的趨勢。另外,運營商寬帶網(wǎng)絡缺乏新的利潤增長點,在已有的寬帶網(wǎng)絡上開發(fā)新的業(yè)務迫在眉睫。基于ARM的家庭安防網(wǎng)關與局端設備相結(jié)合,配備無線報警信號自學習型編解碼收發(fā)模塊,完全解決了上述兩個問題。 本文以多媒體綜合報警系統(tǒng)項目中的終端產(chǎn)品XXX型家庭安防網(wǎng)關為依托,以開發(fā)流程為主線,就ARM+uClinux嵌入式平臺給出了以上五個嵌入式開發(fā)過程中底層平臺構建的關鍵技術解決方案。正文中將依次介紹項目概述、目標硬件平臺分析、交叉開發(fā)環(huán)境構建以及U-Boot的移植、uClinux的移植和具體驅(qū)動程序的開發(fā)。

    標簽: ARM 家庭安防 網(wǎng)關 底層

    上傳時間: 2013-05-25

    上傳用戶:李彥東

  • 基于ARM和μCOSⅡ的嵌入式加密系統(tǒng)應用研究

    隨著計算機技術、半導體技術、微電子技術技術的不斷融合,嵌入式系統(tǒng)的應用得到了迅猛發(fā)展。本文以嵌入式系統(tǒng)開發(fā)為背景,研究基于ARM和μC/OS-II的嵌入式系統(tǒng)及其在加密解密模塊中的應用。 本文在介紹了嵌入式系統(tǒng)和硬件實現(xiàn)Rijndael算法的研究現(xiàn)狀之后,簡要概述了Rijndael加密算法的結(jié)構、輪變換、密鑰擴展和該加密模塊選用Rijndael算法的原因以及ARM系列微處理器選型和S3C44BOX芯片體系結(jié)構、開發(fā)板平臺的選擇和板上主體硬件電路等相關內(nèi)容。 在深入地研究了Rijndael加密算法之后以及根據(jù)嵌入式系統(tǒng)的一般要求,本文設計了一個基于ARM和μC/OS-II的嵌入式加密模塊。該加密模塊采用了32位高性能ARM微處理器S3C44BOX為硬件核心,并以嵌入式實時操作系統(tǒng)μC/OS-II為軟件平臺,在ARM ADS1.2環(huán)境下進行系統(tǒng)軟件開發(fā)。該加密模塊充分地利用了ARM微處理器性能高、功耗低和成本低的優(yōu)勢以及發(fā)揮了μC/OS-II可移植性好、穩(wěn)定性和可靠性高的優(yōu)點。 本文重點論述了嵌入式加密模塊BootLoader文件的裝載、I/O端口初始化、基于S3C44BOX微處理器的μC/OS-II移植及應用軟件部分中任務和模塊的流程設計。在該加密模塊應用軟件設計部分中,對各個任務的創(chuàng)建、定義、優(yōu)先級設置和事件的定義、對文件的操作進行了設計,并且按照系統(tǒng)軟件設計的流程描述了模塊所有任務和部分子模塊的功能。

    標簽: ARM COS 嵌入式 加密系統(tǒng)

    上傳時間: 2013-05-24

    上傳用戶:Alibabgu

  • 基于ARM和嵌入式Linux的網(wǎng)絡視頻監(jiān)控系統(tǒng)的設計與研究

    隨著社會的發(fā)展,網(wǎng)絡視頻監(jiān)控系統(tǒng)已經(jīng)成為日常生產(chǎn)生活中的重要輔助設備,應用十分廣泛。當前視頻監(jiān)控系統(tǒng)正逐步由模擬化走向數(shù)字化,隨著視頻壓縮技術和網(wǎng)絡技術的發(fā)展,開發(fā)新一代的基于計算機網(wǎng)絡和多媒體MPEG-4壓縮算法的視頻監(jiān)控系統(tǒng)已成為整個行業(yè)技術發(fā)展的主要方向之一。人們有時會采用DSP與MPEG-4算法結(jié)合的方案來實現(xiàn),也有的部門采用了片上系統(tǒng)(SOC),但這些不但編程極度復雜,而且成本也過高。本文提出并研究設計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統(tǒng)的視頻監(jiān)控系統(tǒng)方案,不僅開發(fā)便捷、成本低廉,而且實時性較好,適應范圍廣。 首先,采用軟硬件協(xié)同設計的思想提出了系統(tǒng)的總體設計方案,系統(tǒng)的整體架構分為攝像頭、云臺控制器、網(wǎng)絡視頻服務器以及客戶端PC機等四大部分。 第二,以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網(wǎng)接口芯片為硬件核心,對整個系統(tǒng)進行了模塊化的硬件電路的設計。根據(jù)S3C2410的特點及系統(tǒng)整體需求,完成了電源復位模塊、晶振模塊、存儲器接口模塊、視頻數(shù)據(jù)處理模塊、以太網(wǎng)接口模塊、云臺控制模塊等的硬件選型與電路連接。其中,在云臺控制模塊等的電路設計中充分體現(xiàn)了優(yōu)化設計的技巧,并重點對網(wǎng)絡接口部分和視頻數(shù)據(jù)處理部分進行了詳細的硬件設計與說明。闡述了整個系統(tǒng)的工作流程。 第三,從應用需求出發(fā),選擇嵌入式Linux操作系統(tǒng)作為本系統(tǒng)的軟件平臺,搭建了交叉式的開發(fā)環(huán)境,對bootloader進行了選擇,并給出了加載步驟。完成了對嵌入式Linux內(nèi)核的選擇及移植。 第四,采用基于任務的設計方法對服務器端的軟件進行了總體設計,主要包括共用程序庫、config配置文件、日志文件以及多個任務等。并對運行于客戶端的軟件設計進行了簡要說明。 第五,由于數(shù)字視頻傳輸?shù)膶崟r性能和通過網(wǎng)絡傳輸以后客戶端接收的視頻圖像質(zhì)量在本系統(tǒng)中至關重要,所以本文對傳輸信道和網(wǎng)絡協(xié)議進行了優(yōu)化選擇,并詳細闡述了IP組播技術、流媒體傳輸協(xié)議等在圖像傳輸過程中的具體應用。

    標簽: Linux ARM 嵌入式 網(wǎng)絡視頻

    上傳時間: 2013-04-24

    上傳用戶:sc965382896

  • MVB1類設備控制器的FPGA設計

    本文對TCN中的MVB技術進行了研究,并在深入了解MVB的通信機制的基礎上,提出了采用FPGA替代MVB控制器專用芯片的解決方法。根據(jù)TCN協(xié)議,連接在MVB上的設備可以分為5類,其中1類設備可以在不需要CPU的基礎上實現(xiàn)自動通信,最為常用。本設計的目的就是采用FPGA替代MVB1類設備控制器。 文章采用自頂向下的模塊化設計方法,根據(jù)MVB1類設備控制器要實現(xiàn)的功能,將設計劃分為3個模塊:發(fā)送模塊、接收模塊和MVB1類模式控制模塊。其中發(fā)送模塊又劃分為位控制單元、CRC生成單元、FIFO單元和曼徹斯特編碼單元等。接收模塊又劃分為幀起始檢測單元、時鐘恢復單元、幀分界符檢測單元、數(shù)據(jù)譯碼單元、CRC校驗單元、譯碼控制單元和長度錯誤檢測單元等。MVB1類模式控制模塊又劃分為報文錯誤處理單元、主幀寄存器單元、TM控制單元和主控單元等。上述各模塊的RTL級設計都是采用硬件描述語言Verilog實現(xiàn)的。

    標簽: MVB1 FPGA 設備 控制器

    上傳時間: 2013-07-21

    上傳用戶:dengzb84

  • Turbo碼編譯碼以及其FPGA實現(xiàn)的研究

    本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標,對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究,并用C語言對其MAP譯碼算法進行了驗證仿真,接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后,考慮到硬件實現(xiàn)的簡化,MAX-Log-MAP算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設計,在對各個模塊進行設計的基礎上提出了一些改進的方案,對Turbo碼編碼器設計中的同步問題進行了改進,對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去,通過功能模塊分割,合理設置系統(tǒng)參數(shù),并通過模塊之間的參數(shù)傳遞,使Turbo碼編譯碼器具有較好的靈活性。

    標簽: Turbo FPGA 編譯碼

    上傳時間: 2013-04-24

    上傳用戶:wengtianzhu

  • 保密通信中RS編解碼的FPGA實現(xiàn)

    由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現(xiàn)方法,并在硬件上驗證,利用碼流傳輸?shù)臏y試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現(xiàn)和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現(xiàn)技術的發(fā)展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現(xiàn)的基礎上,成功的進行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現(xiàn)了編碼和解碼的功能. 本文首先介紹相關的數(shù)字通信背景;接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數(shù)字電路設計的一些常用方法和注意事項;最后設計基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調(diào)試的時候,整個系統(tǒng)工作在30MHz的時鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實現(xiàn)預期的糾錯功能.

    標簽: FPGA 保密通信 RS編解碼

    上傳時間: 2013-07-01

    上傳用戶:liaofamous

  • 基于H.264的網(wǎng)絡視頻監(jiān)控的FPGA實現(xiàn)研究

    隨著科學技術的發(fā)展與公共安全保障需求的提高,視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網(wǎng)絡傳輸控制技術實現(xiàn)網(wǎng)絡視頻監(jiān)控系統(tǒng),在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢,具有重要的學術意義與實用意義, 本課題所設計的網(wǎng)絡視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網(wǎng)絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續(xù)監(jiān)聽網(wǎng)絡。PC機客戶端可通過網(wǎng)絡對服務器進行遠程訪問,接收編碼數(shù)據(jù),使用H.264解碼算法重建圖像并實時顯示,使監(jiān)控人員有效地掌握現(xiàn)場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發(fā)平臺選擇。然后構建圖像采集子系統(tǒng),采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統(tǒng),闡述了雙軟核設計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調(diào)度, H.264視頻壓縮編解碼算法設計與實現(xiàn)是本文的重點。文中首先分析H.264.標準,規(guī)劃編解碼器結(jié)構。接著設計了16×16幀內(nèi)預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案,針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法,實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設計了網(wǎng)絡傳輸?shù)拇a流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網(wǎng)絡進行聯(lián)合調(diào)試,構建完整的網(wǎng)絡視頻監(jiān)控系統(tǒng), 實驗結(jié)果表明,本系統(tǒng)視頻壓縮率高,監(jiān)控圖像質(zhì)量良好,充分證明了系統(tǒng)軟硬件與圖像編解碼算法設計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點,發(fā)展前景十分廣闊。

    標簽: FPGA 264 網(wǎng)絡視頻監(jiān)控 實現(xiàn)研究

    上傳時間: 2013-08-03

    上傳用戶:88mao

  • 短波電臺擴頻—自適應天線抗干擾系統(tǒng)的設計及FPGA實現(xiàn)

    自適應天線技術、擴頻技術是提高通信系統(tǒng)抗干擾能力的有效手段.本課題短波電臺擴頻-自適應天線抗干擾系統(tǒng)的目的是將自適應天線技術與擴頻技術結(jié)合起來,使短波通信系統(tǒng)具有對抗各種干擾的性能,保證在惡劣的電磁環(huán)境中實現(xiàn)正常通信.本文主要工作如下:·研究了強干擾環(huán)境下的PN碼同步,給出了設計中關鍵指標的選取原則;·分析了參考信號提取的原理,提出了適合于本課題的設計方案;·給出了擴頻偽隨機碼PN1、導引信號偽隨機碼PN2的選取方法;·基于FPGA,給出了系統(tǒng)設計中PN碼同步,參考信號提取的具體實現(xiàn).

    標簽: FPGA 短波電臺 擴頻 天線抗干擾

    上傳時間: 2013-04-24

    上傳用戶:zzbbqq99n

  • 基于FPGA的PCI接口設計及其應用

    該文進行的設計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進行設計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實現(xiàn)復雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎上,選擇了使用FPGA來實現(xiàn)PCI接口卡設計.用VHDL語言對FPGA編程,采用模塊化的設計方法進行設計,用狀態(tài)機來控制PCI邏輯的時序.設計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應用,該文設計了PCI卡在Linux下的設備驅(qū)動程序,主要包括設備的注冊與注銷、與Linux內(nèi)核的接口、相關的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應用問題,該文還設計了PCI卡在軟PLC中的應用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎上,設計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關項目[2002A1040402]、廣東省科技攻關項目[2003C101002]、廣州市重大科技攻關計劃[2002Z1-D0051]的資助.

    標簽: FPGA PCI 接口設計

    上傳時間: 2013-07-18

    上傳用戶:szchen2006

  • 基于FPGA的嵌入式MCU設計與應用研究

    隨著電子技術和信息技術的發(fā)展,可編程邏輯器件的應用領域越來越寬。可編程SoC設計已成為SoC設計的新方法。論文介紹了可編程邏輯器件的設計方法和開發(fā)技術,并用硬件描述語言和FPGA/CPLD設計技術,探索和研究了基于FPGA的RISCMCU的設計與實現(xiàn)過程。 論文參照Mircochip公司的PICl6C5X單片機的體系結(jié)構,設計了8位RISCMCU。該嵌入式MCU設計采用了自頂向下的設計方法和模塊化設計思想。MCU總體結(jié)構設計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后,對各模塊的具體技術實現(xiàn)細節(jié)分別進行了闡述。論文中設計的MCU能實現(xiàn)PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能,但應用是基于FPGA的,能與其他外設IP方便的結(jié)合在一起使用,比ASIC的PICl6C57X的應用更具靈活性。 軟件仿真和硬件驗證表明:所設計的嵌入式MCU在各方面均達到了一定的性能指標,在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設計R/SCMCU的IP核提供了值得借鑒的探索成果和設計思路,在通用控制領域也有一定的實用價值。 此外,論文中還介紹了三相SPWM控制模塊的設計,該模塊具有死區(qū)時間和載波比任意可調(diào)的特點,可以單獨應用,也可以作為MCU的外設子模塊應用。

    標簽: FPGA MCU 嵌入式 應用研究

    上傳時間: 2013-07-16

    上傳用戶:熊少鋒

主站蜘蛛池模板: 北流市| 松滋市| 阳东县| 黑水县| 高青县| 天台县| 应用必备| 石城县| 灵石县| 卢湾区| 开平市| 洛川县| 鲁甸县| 乡城县| 广丰县| 蒲江县| 湘乡市| 定州市| 金门县| 红原县| 塔城市| 宿州市| 嘉鱼县| 高清| 金湖县| 东丰县| 固镇县| 舞阳县| 普兰店市| 宜兰县| 台东县| 婺源县| 麻阳| 辽宁省| 友谊县| 台中县| 资源县| 榆树市| 临高县| 通州市| 开封市|