時(shí)至今日，以太網(wǎng)供電 (PoE) 技術(shù)仍在當(dāng)今的網(wǎng)絡(luò)世界中不斷地普及。由供電設(shè)備 (PSE) 提供並傳輸至受電設(shè)備 (PD) 輸入端的 12.95W 功率是一種通用電源
上傳時(shí)間： 2013-11-06
上傳用戶：xmsmh
LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩(wěn)壓器，采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開(kāi)關(guān)控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內(nèi)，因此只需少量的外部元件。
標(biāo)簽： uModule DCDC 16A 雙通道
上傳時(shí)間： 2013-10-27
上傳用戶：頂?shù)弥?/p>
在越來(lái)越多的短時(shí)間能量存貯應(yīng)用以及那些需要間歇式高能量脈衝的應(yīng)用中，超級(jí)電容器找到了自己的用武之地。電源故障保護(hù)電路便是此類應(yīng)用之一，在該電路中，如果主電源發(fā)生短時(shí)間故障，則接入一個(gè)後備電源，用於給負(fù)載供電
標(biāo)簽： 電源故障保護(hù) 后備電池 超級(jí)電容器
上傳時(shí)間： 2014-01-08
上傳用戶：lansedeyuntkn
設(shè)計(jì)時(shí)需要過(guò)一款簡(jiǎn)單、低成本的閂鎖電路 (latch circuit) ？圖一顯示的就是這樣一款電路，基本上是一個(gè)可控矽整流器(SCR)，結(jié)合了一些離散組件，只需低成本的元件便可以提供電源故障保護(hù)。
上傳時(shí)間： 2013-11-11
上傳用戶：zq70996813
發(fā)現(xiàn)并證明了在設(shè)計(jì)多路大電流DC-DC變換器時(shí),如果對(duì)每個(gè)工作模塊進(jìn)行有效隔離可避免自激情況發(fā)生。這個(gè)發(fā)現(xiàn)可更好地指導(dǎo)設(shè)計(jì)大電流多路DC-DC變換器。
上傳時(shí)間： 2013-10-23
上傳用戶：stst
具備處理外部模擬信號(hào)功能是很多電子設(shè)備的基本要求。為了將模擬信號(hào)轉(zhuǎn)換為數(shù)字信 號(hào)，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說(shuō)明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時(shí)間： 2013-10-27
上傳用戶：nostopper
設(shè)計(jì)了一種基于C8051F005 單片機(jī)控制多路PZT(壓電陶瓷)的驅(qū)動(dòng)電路，采用串行數(shù)據(jù)傳輸?shù)姆椒ǎ眯滦蛿?shù)模轉(zhuǎn)換器AD5308 具有8 通道DAC 輸出的特性，極大的簡(jiǎn)化了電路設(shè)計(jì)，給出了硬件系統(tǒng)設(shè)計(jì)和軟件流程圖以及主要的軟件模塊設(shè)計(jì)。本電路主要用于自適應(yīng)光學(xué)合成孔徑成像相位實(shí)時(shí)校正系統(tǒng)中。結(jié)果表明，該電路可以成功為12 路PZT 提供所需的驅(qū)動(dòng)電壓。
標(biāo)簽： PZT 單片機(jī)控制 多路 驅(qū)動(dòng)
上傳時(shí)間： 2013-10-19
上傳用戶：pans0ul
無(wú)線傳感網(wǎng)絡(luò)存在關(guān)鍵區(qū)域節(jié)點(diǎn)能量消耗過(guò)快，節(jié)點(diǎn)能量供應(yīng)有限以及通信鏈路擁塞等問(wèn)題，容易造成節(jié)點(diǎn)故障和路由破壞。為減小上述問(wèn)題對(duì)網(wǎng)絡(luò)傳輸造成的影響，提出一種基于Q學(xué)習(xí)的無(wú)線傳感網(wǎng)絡(luò)自愈算法，通過(guò)引入Q學(xué)習(xí)的反饋機(jī)制，動(dòng)態(tài)感知網(wǎng)絡(luò)的狀態(tài)信息，當(dāng)故障發(fā)生時(shí)，自適應(yīng)地選擇恢復(fù)路徑，保證數(shù)據(jù)實(shí)時(shí)順利傳輸。仿真結(jié)果表明，該算法降低了錯(cuò)誤選擇故障或擁塞路徑的概率，在故障感知、故障恢復(fù)和延長(zhǎng)網(wǎng)絡(luò)壽命等方面，表現(xiàn)出了良好的性能。
標(biāo)簽： 無(wú)線傳感網(wǎng)絡(luò) 算法
上傳時(shí)間： 2013-10-26
上傳用戶：toyoad
Single-Ended and Differential S-Parameters Differential circuits have been important incommunication systems for many years. In the past,differential communication circuits operated at lowfrequencies, where they could be designed andanalyzed using lumped-element models andtechniques. With the frequency of operationincreasing beyond 1GHz, and above 1Gbps fordigital communications, this lumped-elementapproach is no longer valid, because the physicalsize of the circuit approaches the size of awavelength.Distributed models and analysis techniques are nowused instead of lumped-element techniques.Scattering parameters, or S-parameters, have beendeveloped for this purpose [1]. These S-parametersare defined for single-ended networks. S-parameterscan be used to describe differential networks, but astrict definition was not developed until Bockelmanand others addressed this issue [2]. Bockelman’swork also included a study on how to adapt single-ended S-parameters for use with differential circuits[2]. This adaptation, called “mixed-mode S-parameters,” addresses differential and common-mode operation, as well as the conversion betweenthe two modes of operation.This application note will explain the use of single-ended and mixed-mode S-parameters, and the basicconcepts of microwave measurement calibration.
上傳時(shí)間： 2014-03-25
上傳用戶：yyyyyyyyyy
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<u id="sdthp"></u>