隨著科學技術的發展,指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統,其設計要求具有很高的實時性和易用性,因此識別算法應該具有較低的復雜度,較快的運算速度,從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺,使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera.公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入到FPGA內部,與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上,以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎,提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究,合理的改進了部分指紋識別算法;同時為了提高系統的實時性,采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面: 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述,同時改進了指紋圖像的細化算法,提高了算法的性能,并設計了一套實用的指紋特征數據結構; 2、針對指紋圖像預處理模塊,包括圖像的歸一化、頻率提取、方向提取以及方向濾波,采用基于FPGA的硬件電路的方式實現。實驗結果表明,在保證系統誤識率較低、可靠性高的基礎上,大大提高了系統的執行速度; 3、改變了傳統的單枚指紋識別方法,提出采用多枚指紋唯一標識身份,大大降低了識別系統的誤識率; 4、改進了傳統的基于三角形匹配中獲取基準點的方法,同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術,開發了后臺指紋特征匹配服務系統,實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明,本文所提出的系統構架方案有效可行,基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢,擁有廣闊的發展前景。
上傳時間: 2013-04-24
上傳用戶:15528028198
多功能車輛總線一類設備是一個在列車通信網(TCN,TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口,因此迫切需要研制具有自主知識產權的列車通信網產品。 論文以一類設備控制器的設計為核心,采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值,采樣的難點在于非理想信號帶來的采樣誤差,論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼,編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。 數據處理層以主控單元(MCU,Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心,對接收的主幀進行分析,判斷是從通信存儲器相應端口取出應答從幀并發送,還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據,合適的地址分配能簡化MCU的控制程序,論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤,論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。 最后,使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU.Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。
上傳時間: 2013-07-27
上傳用戶:qazxsw
三維彩色信息獲取系統目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內容,也是當前信息科學研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術的意義和實時可重構三維激光彩色信息獲取系統總體方案。該方案合理劃分了系統的圖像處理任務,充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統結構及其工作原理和系統工作時序。 本文還研究了圖像處理系統中的數字邏輯設計,總結出了較完整、規范化的設計流程和方法,介紹了從圖像處理算法到可編程邏輯器件的規范化映射方法,總結了在視頻系統中的高級設計技巧,包括并行流水線技術和循環結構的硬件實現方式等。 為了說明提出的設計方法,本文分析了基于自適應閾值的結構光條紋中心的方向模板快速檢測算法的硬件實現。該算法是把自適應閾值法與可變方向模板法相結合,具有穩定性好、精度高、計算簡單、數據存儲量小、實現速度快的特點,此外,該方法有利于硬件快速實現。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產權的實時可重構三維激光彩色信息獲取系統中視頻圖像處理專用集成電路。該集成電路是實現系統快速算法的核心,使用現場可編程器FPGA器件EPlK50實現提取激光線、提取人頭輪廓線和提取中心顏色線算法;該集成電路還要實現系統所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉化為RGB真彩色信號的數據鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統需要的其它信號控制模塊。提出提取輪廓線快速算法,即由FPGA處理器與主機交互式共同快速完成提取人頭正側影輪廓線算法。該專用集成電路研制是整個實時可重構三維激光彩色信息獲取系統實現的關鍵。
標簽:
上傳時間: 2013-07-23
上傳用戶:lguotao
軟件無線電(Software Radio)具有高度靈活性、開放性,很容易實現與現有和未來多種電臺的兼容,能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況,深入討論了軟件無線電的基本理論,主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency,RF)前端接收技術,設置寬中頻超外差接收機射頻前端的設計指標,給出了改進的實信號濾波器組低通型實現結構,并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明,該接收機能夠實現對中頻信號的正確接收,驗證了系統設計的可行性。
上傳時間: 2013-06-12
上傳用戶:qq521
1992年5月,JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標準化的硬件單元連接構成硬件平臺,通過軟件加載實現各種無線通信功能。端到端重配置技術是在軟件無線電的基礎上發展起來的,該技術使通信系統不僅具有重配置的能力,還能提供一體化的重配置管理架構,實現聯合無線資源管理和網絡規劃。端到端重配置技術已經成為軟件無線電的發展趨勢。 寬帶無線接入(BWA,BroadbandWirelessAccess)是當前通信界研究的熱點之一,而WiMax和WiFi是BWA中最熱門的兩個技術,所以本文選擇了IEEE802.16-2004與IEEE802.11a,設計了基于其物理層標準的可重配置OFDM基帶系統。它們均采用正交頻分復用技術(OFDM,OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標準,結合Altera公司提供的FPGA開發工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0,完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統的FPGA設計。該設計中,對FPGA進行重新配置,實現了802.16-2004與802.11a兩種技術的完全重配置;通過選擇不同的參數來調用不同子模塊,實現802.16-2004與802.11a內部不同調制技術的局部重配置。該可重配置基帶系統核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法,消除乘法運算,有利于FPGA實現;在802.16-2004系統中,選取了基于前導序列的符號同步算法,在FPGA中實現。最后使用開發軟件、綜合軟件以及仿真軟件分析了系統的性能并給出了系統的性能指標。
上傳時間: 2013-05-19
上傳用戶:branblackson
本文將高效數字調制方式QAM和軟件無線電技術相結合,在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論,帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析;深入研究了軟件無線電核心技術數字下變頻原理和其實現結構;對CIC、半帶等高效數字濾波器原理結構和性能作了研究;16QAM調制和解調系統設計采用自項向下設計思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入;對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真,并對實現的各模塊的可行性仿真驗證,在此基礎上,完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊;解調器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實現了16QAM調制器;給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間: 2013-07-29
上傳用戶:hwl453472107
PowerLogic漢化,漢化方法如下:(以POWERPCB軟件安裝在C 盤為例,如果裝在其他盤時請更改相應驅動盤號) 請根據使用的PADS-PowerLogic和PowerPCB版本選擇下面不同的內容: PowerLogic部分 設置 PADS-PowerLogic v4.0 中文菜單: 備份 c:\padspwr\powerlogic\menufile.dat 到 c:\padspwr\powerlogic\menufile_log_v40.eng 拷貝 menufile_log_v40.chi 到 c:\padspwr\powerlogic\menufile.dat PowerPCB部分 設置 PADS-PowerPCB v5.0 中文菜單: 備份 c:\padspwr\powerpcb\menufile.dat 到 c:\padspwr\powerpcb\menufile_pcb_v50.eng 拷貝 menufile_pcb_v50.chi 到 c:\padspwr\powerpcb\menufile.dat
標簽: PowerLogic 漢化
上傳時間: 2013-05-22
上傳用戶:pscsmon
原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化
上傳時間: 2013-06-12
上傳用戶:jjq719719
本文研究的視頻處理系統是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現”的一部分,主要完成計算機視覺系統的一些基本工作,即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件,結合視頻模數轉換芯片和VGA顯示器,完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道,是構成計算機視覺系統必不可少的一部分;圖像預處理則是計算機視覺系統進行高層處理的基礎,優秀的預處理算法能有效改善圖像質量,提高系統分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統整體架構的基礎上,圍繞以下四個方面展開了工作: 1.研究并給出了兩種基于FPGA的設計方案用于實現YCrCb色度空間到RGB色度空間的轉換; 2.針對采集的視頻圖像,根據VGA顯示的要求,給出了一種實現圖像去隔行的方案; 3.分析了一系列圖像濾波的預處理算法,如均值濾波、中值濾波和自適應濾波等,在比較和總結各算法特點的基礎上,提出了一種新的適用于處理混合噪聲的濾波算法:混合自適應濾波法; 4.根據算法特點設計了多種采用FPGA實現的圖像濾波算法,并對硬件算法進行RTL級的功能仿真和驗證,還給出了各種濾波算法的實驗結果,在此基礎上對各種算法的效果進行直觀的比較。 文中,預處理算法的實現充分利用了FPGA的片內資源,體現了FPGA在圖像處理方面的特點及優勢。同時,視頻采集和顯示的控制模塊也由同一FPGA芯片實現,從而簡化了系統整體結構。視頻采集和預處理系統在FPGA上的成功實現為“計算機視覺及其芯片化實現”奠定了必要的基礎、提供了一定理論依據。
上傳時間: 2013-04-24
上傳用戶:我好難過
隨著印制電路板功能的日益增強,結構日趨復雜,系統中各個功能單元之間的連線間距越來越細密,基于探針的電路系統測試方法已經很難滿足現在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內部的每個引腳上,相當于設置了施加激勵和觀測響應的內建虛擬探頭,通過該技術可以大大的提高數字系統的可觀測性和可控性,降低測試難度。針對這種測試需求,本文給出了基于FPGA的邊界掃描控制器設計方法。 完整的邊界掃描測試系統主要由測試控制部分和目標器件構成,其中測試控制部分由測試圖形、數據的生成與分析及邊界掃描控制器兩部分構成。而邊界掃描控制器是整個系統的核心,它主要實現JTAG協議的自動轉換,產生符合IEEE標準的邊界掃描測試總線信號,而邊界掃描測試系統工作性能主要取決與邊界掃描控制器的工作效率。因此,設計一個能夠快速、準確的完成JTAG協議轉換,并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術的基本原理入手,分析邊界掃描測試的物理基礎、邊界掃描的測試指令及與可測性設計相關的標準,提出了邊界掃描控制器的總體設計方案。其次,采用模塊化設計思想、VHDL語言描述來完成要實現的邊界掃描控制器的硬件設計。然后,利用自頂向下的驗證方法,在對控制器內功能模塊進行基于Testbench驗證的基礎上,利用嵌入式系統的設計思想,將所設計的邊界掃描控制器集成到SOPC中,構成了基于SOPC的邊界掃描測試系統。并且對SOPC系統進行軟硬件協同仿真,實現對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后,在基于SignalTapⅡ硬件調試的基礎上,軟硬件結合對整個系統可行性進行了測試。從測試結果看,達到了預期的設計目標,該邊界掃描控制器的設計方案是正確可行的。 本文設計的邊界掃描控制器具有自主知識產權,可以與其他處理器結合構成完整的邊界掃描測試系統,并且為SOPC系統提供了一個很有實用價值的組件,具有很明顯的現實意義。
上傳時間: 2013-07-20
上傳用戶:hewenzhi