本文的目的在于設(shè)計一個自適應(yīng)噪音抵消系統(tǒng),使其能消除含噪語音信號中的背景噪音,達(dá)到提高語音信號質(zhì)量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應(yīng)數(shù)字濾波器的基本理論思想,具體闡述了自適應(yīng)噪聲抵消系統(tǒng)基本原理,并對自適應(yīng)噪聲抵消系統(tǒng)的指標(biāo)、抵消性能進行了計算分析.自適應(yīng)濾波器的算法是整個系統(tǒng)的核心,在第一部分中,對兩種最基本的自適應(yīng)算法,進行了詳細(xì)的介紹和分析,并針對兩種算法的優(yōu)缺點進行了詳細(xì)的比較.這一部分中最關(guān)鍵的是對設(shè)計的噪聲抵消系統(tǒng)進行計算機仿真,驗證系統(tǒng)設(shè)計的合理性和算法的正確性.通過對自適應(yīng)噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統(tǒng)設(shè)計和自適應(yīng)算法的可行性.第二部分主要完成自適應(yīng)噪聲抵消系統(tǒng)的硬件設(shè)計和軟件編程.在第一部分計算機仿真分析的基礎(chǔ)上,利用高速信號處理芯片DSP(TMS320LF2407)設(shè)計了一個噪聲干擾抵消系統(tǒng),在高速信號處理芯片(TMS320LF2407)上開發(fā)實現(xiàn)了自適應(yīng)LMS算法.
標(biāo)簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
關(guān)于半橋或全橋自舉式浮動?xùn)艠O驅(qū)動的四個中文文檔，為飛兆和IR公司技術(shù)文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網(wǎng)中下載。這里集合上傳~
標(biāo)簽： 驅(qū)動
上傳時間： 2013-07-30
上傳用戶：碉堡1234
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設(shè)計編碼器接口電路。最終的設(shè)計在相關(guān)硬件電路上實現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗證了整個設(shè)計的各項功能，達(dá)到了設(shè)計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個項目的進一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證，運行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
隨著數(shù)字圖像處理技術(shù)的發(fā)展，圖像處理系統(tǒng)在日常生活、工業(yè)、軍事和醫(yī)療方面等許多領(lǐng)域得到了廣泛的應(yīng)用。 本論文圍繞視頻圖像處理器的設(shè)計以及圖像增強算法的研究，開展了以下方面的研究： 1.對基于拉普拉斯算子的灰度圖像增強算法、基于飽和度分量反饋的自適應(yīng)亮度增強算法及其改進算法進行了仿真，并分別對增強前后的灰度圖像和彩色圖像進行了比較。 2.提出了一個視頻圖像處理器的硬件實現(xiàn)方案。該方案以FPGA為核心，具有較強的圖像實時處理能力，具有1路視頻輸入端口和1路視頻輸出端口，以及PCI接口和2個UART串行接口。 3.完成了視頻圖像處理器的原理圖設(shè)計、印制板圖設(shè)計。在印制板圖設(shè)計中，應(yīng)用信號完整新分析的理論，對高速電路的布局和布線進行了優(yōu)化設(shè)計，保證了硬件電路的性能。
上傳時間： 2013-06-13
上傳用戶：lanjisu111
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進行了總結(jié)，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計時，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機控制器接口則是實現(xiàn)主機設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時候尤其是在監(jiān)控場所，接口控制器在控制數(shù)據(jù)與計算機的傳輸上就起了至關(guān)重要的作用。 論文針對信息技術(shù)的發(fā)展和開發(fā)過程中的實際需要，設(shè)計了一個藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設(shè)計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。 本設(shè)計采用TOP-DOWN設(shè)計方法，整體上分為UART接口和藍(lán)牙主機控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機控制器接口的實現(xiàn)原理和設(shè)計指標(biāo)要求進行系統(tǒng)設(shè)計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設(shè)計，設(shè)計出每個模塊的功能，并用VHDL語言編寫代碼來實現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗證了結(jié)果，表明設(shè)計正確，功能良好，符合設(shè)計要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙
上傳時間： 2013-07-13
上傳用戶：wfl_yy
本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項目“計算機視覺及其芯片化實現(xiàn)”的一部分，主要完成計算機視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實時采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計算機視覺系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計算機視覺系統(tǒng)進行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設(shè)計方案用于實現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點設(shè)計了多種采用FPGA實現(xiàn)的圖像濾波算法，并對硬件算法進行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結(jié)果，在此基礎(chǔ)上對各種算法的效果進行直觀的比較。 文中，預(yù)處理算法的實現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點及優(yōu)勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現(xiàn)，從而簡化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實現(xiàn)為“計算機視覺及其芯片化實現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
上傳時間： 2013-07-26
上傳用戶：alia
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
