隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實(shí)現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢(shì)，具有重要的學(xué)術(shù)意義與實(shí)用意義， 本課題所設(shè)計(jì)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ?yàn)楹诵牡那度胧綀D像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機(jī)客戶端組成。嵌入式圖像服務(wù)器實(shí)時(shí)采集圖像，采用H．264 編碼算法進(jìn)行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機(jī)客戶端可通過網(wǎng)絡(luò)對(duì)服務(wù)器進(jìn)行遠(yuǎn)程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實(shí)時(shí)顯示，使監(jiān)控人員有效地掌握現(xiàn)場(chǎng)情況， 在嵌入式圖像服務(wù)器設(shè)計(jì)階段，本文首先進(jìn)行了芯片選型與開發(fā)平臺(tái)選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計(jì)圖像采集用戶自定義模塊。接著設(shè)計(jì)雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計(jì)中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時(shí)完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計(jì)，采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計(jì)與實(shí)現(xiàn)是本文的重點(diǎn)。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計(jì)了16×16幀內(nèi)預(yù)測(cè)算法，并設(shè)計(jì)宏塊掃描方式，采用兩次判決策略進(jìn)行預(yù)測(cè)模式選擇。然后設(shè)計(jì)4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對(duì)除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實(shí)現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計(jì)了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對(duì)編碼算法設(shè)計(jì)相應(yīng)解碼算法。使用VC++完成算法驗(yàn)證，并進(jìn)行測(cè)試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗(yàn)證完成后，本文進(jìn)行了PC機(jī)客戶端設(shè)計(jì)，使其具有遠(yuǎn)程訪問、H．264解碼與實(shí)時(shí)顯示的功能。同時(shí)將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實(shí)驗(yàn)結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計(jì)成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點(diǎn)，發(fā)展前景十分廣闊。
標(biāo)簽： FPGA 264 網(wǎng)絡(luò)視頻監(jiān)控 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-03
上傳用戶：88mao
自適應(yīng)天線技術(shù)、擴(kuò)頻技術(shù)是提高通信系統(tǒng)抗干擾能力的有效手段.本課題短波電臺(tái)擴(kuò)頻-自適應(yīng)天線抗干擾系統(tǒng)的目的是將自適應(yīng)天線技術(shù)與擴(kuò)頻技術(shù)結(jié)合起來,使短波通信系統(tǒng)具有對(duì)抗各種干擾的性能,保證在惡劣的電磁環(huán)境中實(shí)現(xiàn)正常通信.本文主要工作如下:·研究了強(qiáng)干擾環(huán)境下的PN碼同步,給出了設(shè)計(jì)中關(guān)鍵指標(biāo)的選取原則;·分析了參考信號(hào)提取的原理,提出了適合于本課題的設(shè)計(jì)方案;·給出了擴(kuò)頻偽隨機(jī)碼PN1、導(dǎo)引信號(hào)偽隨機(jī)碼PN2的選取方法;·基于FPGA,給出了系統(tǒng)設(shè)計(jì)中PN碼同步,參考信號(hào)提取的具體實(shí)現(xiàn).
標(biāo)簽： FPGA 短波電臺(tái) 擴(kuò)頻 天線抗干擾
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門陣列(FPGA)來實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問題。 論文通過對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來實(shí)現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：dapangxie
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢(shì)滿足了人們對(duì)于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號(hào)處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長(zhǎng)足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對(duì)系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對(duì)XilinxVirtex-Ⅱ芯片對(duì)各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號(hào)定時(shí)的不同算法，給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗(yàn)證了采用該算法后符號(hào)定時(shí)模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號(hào)定時(shí)模塊相當(dāng)；通過對(duì)Viterbi算法進(jìn)行簡(jiǎn)化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計(jì)和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究?jī)r(jià)值及OFDM的優(yōu)缺點(diǎn)，接下來從OFDM原理入手，簡(jiǎn)要說明了OFDM的基本要素以及目前的研究熱點(diǎn)，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時(shí)給出了本原型機(jī)系統(tǒng)的總體設(shè)計(jì)方案，并從硬件語(yǔ)言設(shè)計(jì)和FPGA硬件原理設(shè)計(jì)兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計(jì)。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對(duì)OFDM的青睞，相信本論文的工作對(duì)OFDM基帶傳輸系統(tǒng)的原型設(shè)計(jì)和實(shí)現(xiàn)具有一定的參考價(jià)值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時(shí)間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動(dòng)通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個(gè)ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲(chǔ)器讀寫時(shí)間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力，可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。
上傳時(shí)間： 2013-06-24
上傳用戶：lingduhanya
語(yǔ)音編碼技術(shù)始終是語(yǔ)音研究的熱點(diǎn)。語(yǔ)音編碼作為多媒體通信中信息傳輸?shù)囊粋€(gè)重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國(guó)、法國(guó)、日本和加拿大的幾家著名國(guó)際電信實(shí)體聯(lián)合開發(fā)的，國(guó)際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡(jiǎn)化方案G729A，主要降低了計(jì)算的復(fù)雜度以便于實(shí)時(shí)實(shí)現(xiàn)。因其具有良好的合成語(yǔ)音質(zhì)量、適中的復(fù)雜度、較低的時(shí)延等優(yōu)點(diǎn)，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)G729A語(yǔ)音編碼中的線性預(yù)測(cè)(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音信號(hào)處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語(yǔ)音編解碼技術(shù)。第二，對(duì)Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第三，基于FPGA，對(duì)G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計(jì)，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個(gè)主要功能模塊，并對(duì)其工作過程進(jìn)行了詳細(xì)的分析。第四，針對(duì)系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對(duì)LP分析系統(tǒng)進(jìn)行了驗(yàn)證，證明了方案的可行性。
標(biāo)簽： G729A FPGA 語(yǔ)音編解碼 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶：miaochun888
目前的國(guó)內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號(hào)和數(shù)字圖像信號(hào)，雖然視頻信號(hào)能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號(hào)占用存儲(chǔ)空間太大，不便于進(jìn)行傳輸。本文設(shè)計(jì)了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國(guó)際標(biāo)準(zhǔn)化組織制訂了一系列的國(guó)際視頻編碼標(biāo)準(zhǔn)并廣泛應(yīng)用到各種領(lǐng)域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 新發(fā)展的H．264/AVC比原有的視頻編碼標(biāo)準(zhǔn)大幅度提高了編碼效率，但其運(yùn)算復(fù)雜度也大大增加，本文簡(jiǎn)要分析了H．264/AVC的復(fù)雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實(shí)驗(yàn)結(jié)果。 H．264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，主要不同有：增強(qiáng)的運(yùn)動(dòng)預(yù)測(cè)能力，準(zhǔn)確匹配的較小塊變換，自適應(yīng)環(huán)內(nèi)濾波器，增強(qiáng)的熵編碼。測(cè)試結(jié)果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時(shí)，增加了一個(gè)數(shù)量級(jí)的復(fù)雜度。實(shí)際中恰當(dāng)?shù)厥褂肏．264/AVC編碼工具可以較低的實(shí)現(xiàn)復(fù)雜度得到與復(fù)雜配置相當(dāng)?shù)木幋a效率。故實(shí)際編碼系統(tǒng)開發(fā)需要在運(yùn)算復(fù)雜性和編碼效率之間進(jìn)行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復(fù)雜度，也成倍增加算法的復(fù)雜度。針對(duì)它們的作用和實(shí)現(xiàn)方法的不同，可采用不同的硬件實(shí)現(xiàn)方法。本文基于上述思路進(jìn)行優(yōu)化，具體的工作包括：針對(duì)去塊濾波的復(fù)雜性，本文提出一種適合硬件實(shí)現(xiàn)的算法，使其在節(jié)省了資源的同時(shí)，很好的達(dá)到了標(biāo)準(zhǔn)所定義的性能。針對(duì)變換量化的復(fù)雜性，本文提出一種既滿足整體的硬件流水結(jié)構(gòu)，又極大的降低了硬件資源的實(shí)現(xiàn)方法。針對(duì)碼率控制的實(shí)現(xiàn)，本文提出了一種有別于傳統(tǒng)實(shí)現(xiàn)方式的算法，在保證實(shí)時(shí)性的同時(shí)，極大的提高了編碼器的性能。本文基于上述算法還進(jìn)行Baseline Profile編碼器的研究，給出了一種實(shí)時(shí)編碼器結(jié)構(gòu)，實(shí)現(xiàn)了對(duì)高清圖像格式(720P)的實(shí)時(shí)編碼，并將其和當(dāng)前業(yè)界先進(jìn)水平進(jìn)行了對(duì)比，表明本文所實(shí)現(xiàn)得結(jié)構(gòu)能夠達(dá)到當(dāng)前業(yè)界的先進(jìn)水平。
上傳時(shí)間： 2013-07-23
上傳用戶：yepeng139
自適應(yīng)濾波器是智能天線技術(shù)中核心部分-自適應(yīng)波束成形器的關(guān)鍵技術(shù)，算法的高效穩(wěn)定性及硬件時(shí)鐘速率的快慢是判斷波束成形器性能優(yōu)劣的主要標(biāo)準(zhǔn)。 首先選取工程領(lǐng)域最常用的自適應(yīng)橫向LMS濾波算法作為研究對(duì)象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號(hào)與主通道噪聲信號(hào)的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法。并分析了在平穩(wěn)和非平穩(wěn)環(huán)境噪聲下，濾波器的收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號(hào)的能力和信噪比的改善等特性。 在分析梯度自適應(yīng)格型算法的基礎(chǔ)上，提出利用最佳反射系數(shù)的收斂性和穩(wěn)定性，得到了梯度自適應(yīng)格型濾波器的定步長(zhǎng)改進(jìn)方法；并以改進(jìn)的梯度自適應(yīng)格型和線性組合器組成梯度自適應(yīng)格型聯(lián)合處理算法，在同樣環(huán)境噪聲下，相比自適應(yīng)橫向LMS算法，其各項(xiàng)性能指標(biāo)都得到了極大地改善，而且有利于節(jié)省硬件資源。 設(shè)計(jì)了自適應(yīng)橫向LMS濾波器和梯度自適應(yīng)格型聯(lián)合處理濾波器的電路模型，并用馳豫超前技術(shù)對(duì)兩類濾波器進(jìn)行了流水線優(yōu)化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設(shè)計(jì)與仿真實(shí)現(xiàn)。并以FPGA實(shí)現(xiàn)的3節(jié)梯度自適應(yīng)格型聯(lián)合處理器為核心，設(shè)計(jì)了一種TD-SCDMA系統(tǒng)的自適應(yīng)波束成形器，分析表明可以很好地利用系統(tǒng)提供的參考信號(hào)對(duì)下行波束進(jìn)行自適應(yīng)成形。
標(biāo)簽： FPGA 自適應(yīng)濾波器 算法設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：xyipie
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語(yǔ)音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場(chǎng)合對(duì)回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語(yǔ)音信號(hào)在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場(chǎng)合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場(chǎng)合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要?，F(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試和硬件升級(jí)。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測(cè)算法、雙講檢測(cè)算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺(tái)上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對(duì)設(shè)計(jì)進(jìn)行了大量的主、客測(cè)試，各項(xiàng)測(cè)試結(jié)果均達(dá)到或優(yōu)于G．168的要求。
上傳時(shí)間： 2013-06-23
上傳用戶：123啊
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
