欧美少妇xxx,欧美日韩国产专区,在线播放蜜桃麻豆

自適應波束

大時滯系統參數自整定控制的研究.rar

工業生產過程中，時滯對象普遍存在，同時也是較難控制的，尤其是大時滯對象的控制一直都是一個難題。而很多溫度控制系統都是屬于大時滯系統，常見的智能溫度控制器雖然在溫度控制的實際應用中表現了比較理想的控制效果，但它仍然屬于將參數整定與系統控制分開處理的離線整定方法，如果工況發生變化就必須重新調整參數。針對這一問題，為了實現時滯系統參數自整定的控制，本文將神經網路控制、模糊控制和PID控制結合起來，設計了基于神經網路的模糊自適應PID控制器。首先，本論文分析了時滯系統的特點，討論了幾種時滯系統較為成熟的常規控制算法：微分先行控制算法、史密斯預估控制算法、大林控制算法，并深入研究了它們的控制性能；并且通過仿真對這三種控制方法在溫控系統中的控制性能進行了比較。其次，在分析PID參數自整定傳統方法的基礎上，設計了一種改進方法，并設計了相應的控制器。該控制器綜合了模糊控制、神經網絡控制和PID控制各自的長處，既具備了模糊控制簡單有效的控制作用以及較強的邏輯推理功能，也具備了神經網絡的自適應、自學習的能力，同時也具備了傳統PID控制的廣泛適應性。該方法不需要離線整定參數，實現了在線自整定參數。仿真實驗表明了該控制器對模型和環境都具有較好的適應能力和較強的魯棒性。最后將基于神經網路的模糊自適應PID控制器應用于貝加萊PID溫控裝置，能夠出色地實現參數的在線自整定。理論分析、系統仿真、實驗結果都證實了這種控制策略能有效地減少系統超調量，并減少了調節時間，提高了系統的實時性和控制精度。

標簽： 時滯系統參數自整定控制

上傳時間： 2013-07-05

上傳用戶：xinyuzhiqiwuwu
基于DSP控制的直流調速系統及其自適應方案的研究.rar

直流電動機具有優良的調速特性,調速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應用于切削機床、造紙機等高性能可控電力拖動領域. 以往直流調速系統控制器采用分立元件,其故障率高,穩定性差,技術落后,很難滿足生產的需要.隨著計算機技術及通信技術的發展,數字化直流調速系統克服了這一不足,成為直調系統的主流. 本文設計的系統以DSP為主控芯片,監控系統控制芯片使用P89C669單片機,通過上下位機的數據通訊,實現系統參數設計和調節的數字化.下面是具體工作闡述: 1.設計了電封閉直流調速系統的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設計了驅動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統的軟件.主要包括主程序、通訊顯示程序以及中斷服務子程序. 4.完成了樣機的整體布局和調試,實現了系統的雙閉環控制. 5.針對由于負載、轉動慣量等的變化影響系統的調速性能,本文基于模型參考自適應控制原理,給出了雙閉環調速系統自適應的Narendra方案的具體實現,通過仿真驗證方案的可行性.

標簽： DSP 控制直流調速系統

上傳時間： 2013-04-24

上傳用戶：kennyplds
基于DSP的自適應噪聲抵消器設計.rar

本文的目的在于設計一個自適應噪音抵消系統,使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統基本原理,并對自適應噪聲抵消系統的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統進行計算機仿真,驗證系統設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統,在高速信號處理芯片(TMS320LF2407)上開發實現了自適應LMS算法.

標簽： DSP

上傳時間： 2013-06-28

上傳用戶：zklh8989
自舉驅動中文資料.rar

關于半橋或全橋自舉式浮動柵極驅動的四個中文文檔，為飛兆和IR公司技術文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網中下載。這里集合上傳~

標簽： 驅動

上傳時間： 2013-07-30

上傳用戶：碉堡1234
空時域導航系統抗干擾算法研究及FPGA設計.rar

隨著敵對人為干擾的日益增多和電磁環境的日益惡劣，抗干擾逐漸成為衛星導航接收機的必備能力之一。傳統的單天線多延遲系統僅從時域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時域級聯或空時聯合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置，即不同的陣形，會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究，分析了導致差異的原因，通過對比仿真，發現帶圓心的圓陣具有所選陣形中最優的輸出信干噪比，進一步推廣到空時自適應抗干擾，也具有同樣的結論。結合工程實現，基于FPGA完成空時抗干擾硬件模塊設計，用Matlab產生的量化數據作為激勵，對硬件模塊的輸出結果進行分析，與非自適應空時波束形成結果相比，實驗驗證了模塊的有效性；與Matlab仿真處理的結果相比，驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數條件下的陣列布陣具有一定的參考價值，空時抗干擾硬件模塊是抗干擾系統的核心，所做工作對工程實現具有一定的借鑒意義。

標簽： FPGA 時域導航系統

上傳時間： 2013-05-28

上傳用戶：thinode
在仿真環境下實現TMS320C6000系列DSP的程序自引導.rar

在仿真環境下實現TMS320C6000系列DSP的程序自引導

標簽： C6000 320C 6000 TMS

上傳時間： 2013-08-03

上傳用戶：tdyoung
AN-6076供高電壓柵極驅動器IC使用的自舉電路的設計和使用準則

本文講述了一種運用于功率型MOSFET 和IGBT 設計性能自舉式柵極驅動電路的系統方法，適用于高頻率，大功率及高效率的開關應用場合。不同經驗的電力電子工程師們都能從中獲益。在大多數開關應用中

標簽： 6076 AN 高電壓柵極驅動器IC

上傳時間： 2013-04-24

上傳用戶：520
基于FPGA的自適應濾波器設計與實現

自適應濾波器是統計信號處理的一個重要組成部分。在實際應用中，由于沒有充足的信息來設計固定系數的數字濾波器，或者設計規則會在濾波器正常運行時改變，因此我們需要研究自適應濾波器。凡是需要處理未知統計環境下運算結果所產生的信號或需要處理非平穩信號時，自適應濾波器可以提供一種吸引人的解決方法，而且其性能通常遠優于用常規方法設計的固定濾波器。此外，自適應濾波器還能提供非自適應方法所不可能提供的新的信號處理能力。本論文從自適應濾波器研究的重要意義入手，介紹了線性自適應濾波器的基本原理、算法及設計方法，對幾種基于最小均方誤差準則或最小平方誤差準則的自適應濾波器算法進行研究，最終基于一改近的LMS算法設計復數自適應濾波器，并以VHDL語言編寫在maxplus平臺上進行仿真測試。

標簽： FPGA 自適應濾波器

上傳時間： 2013-07-11

上傳用戶：W51631
基于FPGA的高速采樣自適應濾波系統的研究

自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。

標簽： FPGA 高速采樣自適應濾波

上傳時間： 2013-06-01

上傳用戶：ynwbosss
基于FPGA的雙自觸發脈沖激光測距關鍵技術研究

激光測距技術被廣泛應用于現代工業測量、航空與大地的測量、國防及通信等諸多領域。本文從已獲得廣泛應用的脈沖激光測距技術入手，重點分析了近年提出的自觸發脈沖激光測距技術(STPLR)特別是其中的雙自觸發脈沖激光測距技術(BSTPLR)，通過分析發現其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數器，而目前一般的方式是采用昂貴的進口高速計數器或專用集成電路(ASIC)來完成，這使得激光測距儀在研發、系統的改造升級和自主知識產權保護等諸多方面受到制約，同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現場可編程門陣列(FPGA)來實現脈沖激光測距中的高精度高速計數及其他相關功能，基本解決了以上存在的問題。論文通過對雙自觸發脈沖激光測距的主要技術要求和技術指標進行分析，對其中的信號處理單元采用了FPGA+單片機的設計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊，在整個測距系統中是信號處理的核心部件，借助其用戶可編程特性及很高的內部時鐘頻率，設計了專用于BSTPLR的高速高精度計數芯片，負責對測距信號產生電路中的時刻鑒別電路輸出信號進行計數。數據處理模塊則主要由單片機(AT89C51)來實現。系統可以通過鍵盤預置門控信號的寬度以均衡測量的精度和速度，測量結果采用7位LED數碼管顯示。本設計在近距離(大尺寸)范圍內實驗測試時基本滿足設計要求。

標簽： FPGA 自觸發脈沖激光測距關鍵技術

上傳時間： 2013-06-02

上傳用戶：