www.美女亚洲精品,女同一区二区免费aⅴ,欧美第一视频

臺(tái)達(dá)(dá)變頻器

華為開關(guān)電源電感器設(shè)計(jì).pdf

華為開關(guān)電源電感器設(shè)計(jì) 正激式開關(guān)電源變壓器設(shè)計(jì)步驟

標(biāo)簽： 華為開關(guān)電源

上傳時(shí)間： 2021-12-03

上傳用戶：fliang
電子技術(shù)基礎(chǔ)-數(shù)字部分-（第四版）526頁-華中理工-康華光.pdf

《電子技術(shù)基礎(chǔ)(數(shù)字部分)》是根據(jù)國家教育部最新制定的《高職、高專教育數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)基本要求》，結(jié)合多年教學(xué)改革與實(shí)踐的基礎(chǔ)進(jìn)行編寫的。《電子技術(shù)基礎(chǔ)(數(shù)字部分)》著重物理概念和基本原理的闡述，避免繁瑣的理論推導(dǎo)。在文字上，力求通俗易懂，便于自學(xué)。在內(nèi)容上刪減了陳舊的、冗余的內(nèi)容，減少內(nèi)部電路分析，理論聯(lián)系實(shí)際，突出工程應(yīng)用；增加中、大規(guī)模集成電路內(nèi)容并適當(dāng)介紹可編程邏輯器件PLD。　　全書共八章，包括數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、集成觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、A/D及D/A轉(zhuǎn)換器、大規(guī)模集成電路等內(nèi)容，并有與內(nèi)容配合的思考題和習(xí)題。　　《電子技術(shù)基礎(chǔ)(數(shù)字部分)》可作為全國招收初中五年制高職和中等專業(yè)學(xué)校工科電工類專業(yè)的教材，也可供相近專業(yè)的師生和工業(yè)技術(shù)人員參考。

標(biāo)簽： 526 電子技術(shù)基礎(chǔ) 數(shù)字

上傳時(shí)間： 2013-04-24

上傳用戶：brucewan
單片機(jī)應(yīng)用技術(shù)（C語言版）[王靜霞][程序源代碼].zip

主要程序代碼有單片機(jī)與LED數(shù)碼管接口 LED大屏幕顯示器和接口字符LCD 液晶顯示和接口單片機(jī)與鍵盤接口 A/D轉(zhuǎn)換器接口 D/A 轉(zhuǎn)換器接口串行通信基礎(chǔ) MCS-51的串行接口 MCS-51單片機(jī)雙機(jī)通信 RS-232C串行通信總線標(biāo)準(zhǔn)及其接口存儲(chǔ)器的擴(kuò)展串行口的I/O口擴(kuò)展數(shù)字鐘的設(shè)計(jì)與制作單片機(jī)溫度檢測(cè)記錄系統(tǒng)

標(biāo)簽： zip 單片機(jī) C語言應(yīng)用技術(shù)

上傳時(shí)間： 2013-08-01

上傳用戶：shwjl
軟件無線電中用FPGA實(shí)現(xiàn)信道糾錯(cuò)碼的設(shè)計(jì)

軟件無線電是近幾年來提出的一種實(shí)現(xiàn)通信的新概念和體制。它的核心是：將寬帶A/D和D/A變換器盡可能地靠近天線，各種功能盡可能地采用軟件進(jìn)行定義。因此它具有很強(qiáng)的靈活性、開放性和兼容性，是目前研究的熱點(diǎn)。　　本文將對(duì)軟件無線電的編譯碼部分加以敘述，提出了在VHF/UHF軟件無線電接收/發(fā)送樣機(jī)中的編譯碼方案及其具體的實(shí)現(xiàn)方法。該部分包括發(fā)射端的漢明(8，4，4)編碼、RS(100，81)編碼、卷積(2，1，6)編碼，以及在接收端相對(duì)應(yīng)的漢明譯碼、RS譯碼、Viterbi譯碼等。　　本文首先介紹軟件無線電的發(fā)展概況和VHF/UHF軟件無線電接收/發(fā)送樣機(jī)的總體方案，然后按照編譯碼部分的功能模塊逐章說明其實(shí)現(xiàn)的方法，最后對(duì)該部分的設(shè)計(jì)和實(shí)現(xiàn)加以總結(jié)。

標(biāo)簽： FPGA 軟件無線電信道糾錯(cuò)碼

上傳時(shí)間： 2013-04-24

上傳用戶：fling_up
基于FPGA的數(shù)字化調(diào)頻DDS系統(tǒng)設(shè)計(jì)

頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實(shí)現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加，形成一個(gè)受模擬信號(hào)幅度控制的頻率字，從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波，即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個(gè)系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實(shí)際測(cè)試，該系統(tǒng)在頻率較低時(shí)與理論值完全符合，但在高頻時(shí)，受器件速度的限制，波形有較大的失真。

標(biāo)簽： FPGA DDS 數(shù)字化調(diào)頻

上傳時(shí)間： 2013-06-14

上傳用戶：ljt101007
PCF8591中文數(shù)據(jù)手冊(cè)

PCF8591中文數(shù)據(jù)手冊(cè)- 8位A/D和D/A轉(zhuǎn)換器

標(biāo)簽： 8591 PCF 數(shù)據(jù)手冊(cè)

上傳時(shí)間： 2013-04-24

上傳用戶：04121298
基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)

頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字通信領(lǐng)域。本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn))；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。本文根據(jù)設(shè)計(jì)指標(biāo)，進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì)，包括DDS系統(tǒng)框圖的設(shè)計(jì)，相位控制字和頻率控字的設(shè)計(jì)，以及軟件和硬件設(shè)計(jì)，重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì)，包括控制系統(tǒng)(頻率控制器和初始相位控制器)，尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲(chǔ)器)，以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO，即DDS)的原理、電路結(jié)構(gòu)，重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。

標(biāo)簽： FPGA DDS

上傳時(shí)間： 2013-04-24

上傳用戶：huangzchytems
單片機(jī)在鍋爐溫度控制系統(tǒng)中的應(yīng)用

本文介紹了單片機(jī)在鍋爐溫度控制上的應(yīng)用，主要是以87C51 單片機(jī)作為控制器核心，結(jié)合溫度傳感變送器、A/D 轉(zhuǎn)換器、LED 顯示器、D/A 轉(zhuǎn)換器，模擬多路開關(guān)等，組成一個(gè)八通道的鍋爐溫度控

標(biāo)簽： 單片機(jī) 中的應(yīng)用鍋爐溫度控制系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：x4587
基于FPGA的高分辨率圖像采集卡

隨著計(jì)算機(jī)科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計(jì)算機(jī)視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號(hào)向數(shù)字視頻信號(hào)轉(zhuǎn)換的任務(wù),在多媒體時(shí)代占據(jù)著重要的位置.設(shè)計(jì)一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計(jì)的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計(jì).然后簡(jiǎn)單介紹了本次設(shè)計(jì)用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號(hào)處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲(chǔ)器.本文對(duì)比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點(diǎn),并根據(jù)系統(tǒng)實(shí)際需要,選用FPGA作為數(shù)字信號(hào)處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計(jì)方案. 圖像采集卡的硬件設(shè)計(jì)分為A/D前端模擬通道設(shè)計(jì)和FPGA數(shù)字信號(hào)傳輸及外圍電路設(shè)計(jì).本文重點(diǎn)介紹了A/D芯片外圍電路連接和使用方法,對(duì)PCI總線和它的控制電路也做了詳細(xì)闡述.對(duì)圖像采集卡的PCB布局布線也有詳細(xì)說明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個(gè)重點(diǎn).本次的程序設(shè)計(jì)主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點(diǎn)在于對(duì)的SDRAM的連續(xù)讀寫控制和各個(gè)模塊間的協(xié)調(diào)工作.說明了.A/D采集數(shù)據(jù)從接收到存儲(chǔ)詳細(xì)過程,以及對(duì)SDRAM讀寫狀態(tài)機(jī)和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果.詳細(xì)說明了以Modelsim為平臺(tái)的前端功能仿真和后端時(shí)序仿真,以及以SignalTapⅡ?yàn)槠脚_(tái),程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證.結(jié)果表明整個(gè)圖像采集系統(tǒng)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所給出的性能指標(biāo),證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合理性.

標(biāo)簽： FPGA 高分辨率圖像采集卡

上傳時(shí)間： 2013-04-24

上傳用戶：amandacool
基于FPGA的高速實(shí)時(shí)數(shù)字存儲(chǔ)示波器

數(shù)字存儲(chǔ)示波器（DSO）上世紀(jì)八十年代開始出現(xiàn)，由于當(dāng)時(shí)它的帶寬和分辨率較低，實(shí)時(shí)性較差，沒有具備模擬示波器的某些特點(diǎn)，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器（RAM）的發(fā)展，數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高，在工程測(cè)量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過對(duì)具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取，處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。最后，利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。

標(biāo)簽： FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器

上傳時(shí)間： 2013-07-07

上傳用戶：asdkin