亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

色環(huán)電阻識(shí)別

  • pad.rar

    cadence軟件下自作的焊盤文件,常用的器件的封裝,包括了0805 0603 1206 1608 vga 排阻,插針等器件

    標(biāo)簽: pad

    上傳時(shí)間: 2013-06-12

    上傳用戶:唐僧他不信佛

  • 基于ARM的車輛姿態(tài)測量系統(tǒng)設(shè)計(jì)

    車輛姿態(tài)是車輛控制所需的重要參數(shù),其測量方法、測量精度與測量系統(tǒng)的性能和成本密切相關(guān)。隨著微處理器技術(shù)與新型傳感器技術(shù)的發(fā)展,利用加速度計(jì)、磁阻傳感器和ARM微處理器構(gòu)成基于地球磁場和重力場的捷聯(lián)式姿態(tài)測量系統(tǒng),已成為許多載體姿態(tài)測量的首選。同時(shí)姿態(tài)測量系統(tǒng)住地理勘探、石油甲臺(tái)鉆井和機(jī)器人控制方血也有著廣泛的應(yīng)用。 本文研究設(shè)計(jì)了一款基于ARM處理器的姿態(tài)測量系統(tǒng),在保證體積、成本和實(shí)時(shí)性的前提下,完成載體姿態(tài)角的準(zhǔn)確測量。采用Honeywell公刊的3軸磁阻傳感器HMC1021/1022和ADI公司的2軸加速度計(jì)ADXL202以及S3C44BOX ARM7微處理器構(gòu)建捷聯(lián)式姿態(tài)測量系統(tǒng)。磁阻傳感器和加速度計(jì)分別感應(yīng)地球磁場和重力場信號(hào),微處理器對(duì)檢測到的信號(hào)進(jìn)行處理和誤差補(bǔ)償后,解算出的姿念角,最后由LCD顯示或者通過串行通訊接口輸出到上位機(jī),實(shí)現(xiàn)姿態(tài)角的實(shí)時(shí)準(zhǔn)確測量。 本文詳細(xì)介紹了基于地球磁場和重力場信號(hào)進(jìn)行姿態(tài)測量的原理,推導(dǎo)了方向角、俯仰角和橫滾角求解的數(shù)學(xué)模型。完成了姿態(tài)測量系統(tǒng)硬件電路的設(shè)計(jì)與調(diào)試,實(shí)現(xiàn)了包括:uC/OS-Ⅱ操作系統(tǒng)的移植、加速度數(shù)據(jù)采集、地球磁場數(shù)據(jù)采集和姿態(tài)角解算等系統(tǒng)軟件的設(shè)計(jì),最后對(duì)系統(tǒng)測量結(jié)果給出了誤差分析,添加了數(shù)字濾波、橢圓效應(yīng)校正等算法來補(bǔ)償誤差,從而有效提高了系統(tǒng)測量精度。

    標(biāo)簽: ARM 姿態(tài)測量 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2013-07-20

    上傳用戶:jkhjkh1982

  • 基于ARM的嵌入式小型飛行參數(shù)測試系統(tǒng)的設(shè)計(jì)

    飛機(jī)飛行的高度、馬赫數(shù)和升降速度等參數(shù)是飛機(jī)的自動(dòng)控制、導(dǎo)航、火控、空中管制、和告警等系統(tǒng)必不可少的信息。隨著飛機(jī)性能的不斷增強(qiáng),飛機(jī)上各系統(tǒng)對(duì)飛行參數(shù)測試的要求也越來越高,舊有的測試系統(tǒng)已逐漸不能適應(yīng)現(xiàn)代高速飛機(jī)飛行參數(shù)的測試需求,本文針對(duì)項(xiàng)目委托方提出的技術(shù)要求,經(jīng)過對(duì)飛行參數(shù)測試技術(shù)及其發(fā)展趨勢的研究分析,最終確定采用嵌入式技術(shù),設(shè)計(jì)一款基于32位微處理器ARM的集數(shù)據(jù)采集、處理、顯示為一體的測試飛機(jī)飛行高度、馬赫數(shù)和升降速度的系統(tǒng)。 基于課題的研究內(nèi)容,本文在分析研究飛機(jī)飛行參數(shù)測試原理的基礎(chǔ)上,圍繞著設(shè)計(jì)目標(biāo),從整體方案的選擇、系統(tǒng)各部分元件的選取及測試系統(tǒng)的軟硬件設(shè)計(jì)等方面闡述了主要開展的設(shè)計(jì)研究工作。重點(diǎn)對(duì)系統(tǒng)硬件電路設(shè)計(jì)、軟件設(shè)計(jì)和氣壓傳感器的溫度補(bǔ)償方法進(jìn)行了深入論述。 應(yīng)當(dāng)指出,本文介紹的大氣數(shù)據(jù)參數(shù)測試專用機(jī),選用小型化高采樣速率的硅壓阻式氣壓傳感器、高性能的32位ARM微處理器、高精度A/D轉(zhuǎn)換器、專用接口芯片等優(yōu)化組合,集成度高,體積小,重量輕。實(shí)驗(yàn)結(jié)果表明了所設(shè)計(jì)的系統(tǒng)方案合理有效,具有較好的實(shí)時(shí)性和可靠性,基本上滿足了系統(tǒng)的設(shè)計(jì)需要。

    標(biāo)簽: ARM 嵌入式 飛行參數(shù) 測試系統(tǒng)

    上傳時(shí)間: 2013-06-23

    上傳用戶:kr770906

  • MC14433中文資料

    MC14433中文資料。MC14433是美國Motorola公司推出的單片3 1/2位A/D轉(zhuǎn)換器,其中集成了雙積分式A/D轉(zhuǎn)換器所有的CMOS模擬電路和數(shù)字電路。具有外接元件少,輸入阻抗高,功耗低,電源電壓范圍寬,精度高等特點(diǎn),并且具有自動(dòng)校零和自動(dòng)極性轉(zhuǎn)換功能,只要外接少量的阻容件即可構(gòu)成一個(gè)完整的A/D轉(zhuǎn)換器。。。。。。

    標(biāo)簽: 14433 MC

    上傳時(shí)間: 2013-04-24

    上傳用戶:wdq1111

  • 基于FPGA的LED顯示屏同步控制系統(tǒng)的設(shè)計(jì)

    自90年代以來,LED顯示屏的設(shè)計(jì)制造和應(yīng)用水平得到日益提高,LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏,到圖像顯示屏,一直到今天的全彩色視頻顯示屏的發(fā)展過程。在此發(fā)展過程中,無論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計(jì)算機(jī)化的全動(dòng)態(tài)顯示系統(tǒng))等方面都取得了長足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器,有其獨(dú)特的優(yōu)越性,比如:可靠性高、使用壽命長、環(huán)境適應(yīng)能力強(qiáng)、性價(jià)比高且成本低等特點(diǎn),且隨著全彩屏顯示技術(shù)的日益完善,使得LED顯示屏在許多場合得到廣泛的應(yīng)用。 本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源,利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級(jí)灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計(jì)原理。通過對(duì)等長時(shí)間實(shí)現(xiàn)4096級(jí)灰度方案的分析,得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限,提出采用變長時(shí)間和消影時(shí)間相結(jié)合的方案實(shí)現(xiàn)4096級(jí)灰度的方案及實(shí)現(xiàn),這是在提高硬件成本以獲得成本,速度和亮度的折中。在此基礎(chǔ)上,提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果,并探討了低幀頻無閃爍LED全彩屏的實(shí)現(xiàn)方法;對(duì)一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開討論,為今后的動(dòng)態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅(jiān)實(shí)的理論基礎(chǔ)。

    標(biāo)簽: FPGA LED 顯示屏 同步控制

    上傳時(shí)間: 2013-04-24

    上傳用戶:793212294

  • 基于FPGA的DMBT信道調(diào)制的設(shè)計(jì)研究

    隨著科技的發(fā)展和社會(huì)的進(jìn)步,數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī),研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺(tái)的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn),確立了中國自己的技術(shù)標(biāo)準(zhǔn)。以此來發(fā)展擁有自主知識(shí)產(chǎn)權(quán)的數(shù)字電視事業(yè),不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求,還可以帶動(dòng)相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標(biāo)準(zhǔn)的基礎(chǔ)上,首先對(duì)系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計(jì)規(guī)劃,然后對(duì)信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計(jì)和仿真,并驗(yàn)證了其正確性。 3780個(gè)子載波的時(shí)域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪,考慮到實(shí)現(xiàn)的有效性,不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對(duì)調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能,綜合利用了三種算法優(yōu)勢,考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗,設(shè)計(jì)出一種新的算法,進(jìn)行了Matlab驗(yàn)證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明,該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻,所以是設(shè)計(jì)的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計(jì)了169階數(shù)字濾波器,其阻帶衰減達(dá)到了46.9dB,完全符合標(biāo)準(zhǔn)的要求;利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計(jì),并進(jìn)行了設(shè)計(jì)優(yōu)化,顯著降低了濾波器的運(yùn)算量,大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。

    標(biāo)簽: FPGA DMBT 信道 調(diào)制

    上傳時(shí)間: 2013-06-28

    上傳用戶:camelcamel690

  • 基于FPGA的高速FIR數(shù)字濾波器設(shè)計(jì)

    本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對(duì)系數(shù)放大512倍并取整,并用Matlab對(duì)數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測試。對(duì)于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對(duì)普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算;另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對(duì)系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對(duì)部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對(duì)所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明:本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。

    標(biāo)簽: FPGA FIR 數(shù)字 濾波器設(shè)計(jì)

    上傳時(shí)間: 2013-07-15

    上傳用戶:lanwei

  • 屏上顯示模塊的FPGA實(shí)現(xiàn)

    隨著數(shù)字電視技術(shù)的飛速發(fā)展,數(shù)字機(jī)頂盒已成為現(xiàn)在模擬電視收看數(shù)字電視節(jié)目必不可少的設(shè)備。而數(shù)字機(jī)頂盒需要在解碼后的模擬視頻信號(hào)上加入屏幕顯示信息(如亮度、色度、信息服務(wù)菜單等)以提供給觀眾良好的界面和靈活的人機(jī)交互。 v屏幕顯示系統(tǒng)(OSG,On-Screen-Graphics)解決了現(xiàn)有模擬電視無法實(shí)現(xiàn)的疊加屏幕顯示信息的問題,提供同步輸出疊加有各種圖形、文字的電視節(jié)目圖像的功能,其中最主要的部分是OSD(On-Screen-Display),即屏幕顯示單元。OSD將疊加的位圖圖像分為多個(gè)OSD塊,一般定義為矩形區(qū)域。每個(gè)矩形區(qū)域,例如臺(tái)標(biāo)、參數(shù)調(diào)節(jié)框、字幕等,都有獨(dú)立的4色、16色或256色顏色查找表。同時(shí)OSG系統(tǒng)也支持真彩模式。OSD塊經(jīng)由編碼/混合器與視頻圖像進(jìn)行alpha混合后輸出到電視屏幕上。 本文詳細(xì)介紹了應(yīng)用FPGA設(shè)計(jì)包括屏幕顯示單元在內(nèi)的OSG系統(tǒng)的思路和設(shè)計(jì)過程,描述了模塊的劃分與功能仿真。在論文前半部分,本文給出了圖文屏幕顯示系統(tǒng)各子單元的工作流程,接著論文的后半部分,給出了詳細(xì)的模塊接口說明和硬件實(shí)現(xiàn)。

    標(biāo)簽: FPGA 顯示模塊

    上傳時(shí)間: 2013-07-27

    上傳用戶:萬有引力

  • CAM350 9.5.20

    CAM350是一個(gè)PCB電子產(chǎn)品設(shè)計(jì)軟件。能夠?qū)Πㄖ圃臁⑿盘?hào)層、鉆孔、阻焊等等分析檢查,為設(shè)計(jì)人員提高工作效率、節(jié)省開發(fā)費(fèi)用和制造出更精良的產(chǎn)品起到了決定性的作用

    標(biāo)簽: CAM 350 20

    上傳時(shí)間: 2013-04-24

    上傳用戶:維子哥哥

  • 可重構(gòu)24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號(hào)轉(zhuǎn)換為高精度的模擬信號(hào)(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn),例如極低的失配噪聲和更高的可靠性,便于實(shí)現(xiàn)嵌入式集成等,最重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測量,音頻轉(zhuǎn)換,汽車電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個(gè)具有高精度的數(shù)模轉(zhuǎn)換器,在24比特的輸入信號(hào)下,達(dá)到了約150dB的信噪比。作為一個(gè)靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對(duì)CD/DVD/HDCD/SACD等多種制式下的音頻信號(hào)進(jìn)行處理,接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數(shù)據(jù),具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法,闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程;并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實(shí)現(xiàn)結(jié)構(gòu)。分析表明,與其他常見的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比,本方案具有結(jié)構(gòu)簡單、運(yùn)算單元少等優(yōu)點(diǎn);此外在同樣信號(hào)采樣率下,調(diào)制器所需的時(shí)鐘頻率大大降低。 文中的過采樣濾波模塊采用三級(jí)半帶濾波器和一個(gè)可變CIC濾波器級(jí)聯(lián)組成,可以達(dá)到最高128倍的過采樣比,同時(shí)具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼,使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu),讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實(shí)現(xiàn)對(duì)于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調(diào)制器的重構(gòu),則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式,滿足不同分辨率信號(hào)輸入時(shí)的不同精度要求。這是本文的另一創(chuàng)新之處。 目前,該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測試表明,對(duì)于從32kHz到192kHz的不同輸入信號(hào),該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。

    標(biāo)簽: FPGA bit DAC 24

    上傳時(shí)間: 2013-07-08

    上傳用戶:從此走出陰霾

主站蜘蛛池模板: 车险| 宜兰县| 临颍县| 信阳市| 绍兴市| 文化| 德格县| 石棉县| 永顺县| 和静县| 潜江市| 萍乡市| 鹿泉市| 庆云县| 赫章县| 南宁市| 河间市| 北海市| 民权县| 涿州市| 昌图县| 屯留县| 丰镇市| 阿荣旗| 扎赉特旗| 通化县| 思茅市| 霍州市| 梁平县| 济阳县| 吴江市| 屏山县| 辽源市| 玛曲县| 林口县| 神池县| 苏尼特左旗| 泗水县| 乐安县| 日照市| 容城县|