國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
信息安全在當(dāng)今的社會(huì)生產(chǎn)生活中已經(jīng)被廣為關(guān)注，對(duì)敏感信息進(jìn)行加密是提高信息安全性的一種常見(jiàn)的和有效的手段。 常見(jiàn)的加密方法有軟件加密和硬件加密。軟件加密的方法因?yàn)榧用芩俣鹊汀踩圆钜约鞍惭b不便，在一些高端或主流的加密處理中都采用硬件加密手段對(duì)數(shù)據(jù)進(jìn)行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當(dāng)中。 但是加密卡和加密狗因?yàn)椴捎玫氖嵌嘈酒Y(jié)構(gòu)，即采用獨(dú)立的USB通信芯片和獨(dú)立的加密芯片來(lái)分別實(shí)現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進(jìn)行數(shù)據(jù)竊聽(tīng)的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實(shí)現(xiàn)的USB加密接口芯片的構(gòu)想，采用一塊芯片實(shí)現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標(biāo)準(zhǔn)和AES加密算法。該加密芯片可以實(shí)現(xiàn)與主機(jī)的快速通信，具有快速的密碼處理能力，對(duì)外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據(jù)設(shè)計(jì)思想，課題研究并設(shè)計(jì)了USB2.0加密接口芯片的總體硬件架構(gòu)，設(shè)計(jì)了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問(wèn)題，本文設(shè)計(jì)了AESUSB緩沖器，優(yōu)化了AES有限域加密算法。最后，利用VerilogHDL語(yǔ)言在FPGA芯片上實(shí)現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎(chǔ)之上對(duì)加密芯片的通信和加密性能進(jìn)行了測(cè)試和驗(yàn)證。
上傳時(shí)間： 2013-05-24
上傳用戶：黃華強(qiáng)
本文著重研究用現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)開(kāi)發(fā)設(shè)計(jì)精插補(bǔ)芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計(jì)了逐點(diǎn)比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補(bǔ)算法，并對(duì)各種算法模塊進(jìn)行了仿真驗(yàn)證。又設(shè)計(jì)了三個(gè)算法選通信號(hào)，將三種算法模塊綜合成了一個(gè)整電路。 在完成了FPGA內(nèi)部三種算法的實(shí)現(xiàn)后，設(shè)計(jì)以一個(gè)STC單片機(jī)為粗插補(bǔ)處理器的FPGA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)，并制作了PCB板。實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)板中設(shè)計(jì)了單片機(jī)程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實(shí)現(xiàn)FPGA上電自動(dòng)配置。可用該實(shí)驗(yàn)系統(tǒng)板進(jìn)行精插補(bǔ)芯片的設(shè)計(jì)與開(kāi)發(fā)，以及對(duì)所完成設(shè)計(jì)的功能進(jìn)行驗(yàn)證。 為驗(yàn)證所設(shè)計(jì)芯片的插補(bǔ)功能，編寫了單片機(jī)粗插補(bǔ)程序，將產(chǎn)生的粗插補(bǔ)坐標(biāo)增量發(fā)給FPGA進(jìn)行插補(bǔ)實(shí)驗(yàn)，得到了理想的插補(bǔ)輸出脈沖。又編寫了單片機(jī)脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機(jī)。最后通過(guò)編寫PC機(jī)的串口通信程序以及根據(jù)插補(bǔ)脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補(bǔ)軌跡圖形。 最終繪圖結(jié)果顯示，在20M輸入時(shí)鐘頻率下，由插補(bǔ)脈沖生成的插補(bǔ)軌跡圖形正確，驗(yàn)證了本文設(shè)計(jì)的三種插補(bǔ)算法功能的正確性。本設(shè)計(jì)插補(bǔ)芯片達(dá)到了高速插補(bǔ)功能要求。
標(biāo)簽： FPGA 數(shù)控 片的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：zgu489
基于FPGA芯片的功能仿真平臺(tái)構(gòu)建及靜態(tài)時(shí)序分析
上傳時(shí)間： 2013-06-28
上傳用戶：qilin
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來(lái)越高的視聽(tīng)享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過(guò)程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長(zhǎng)和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來(lái)越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來(lái),FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開(kāi)發(fā)平臺(tái)QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過(guò)。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來(lái)處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：xiaoxiang
隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來(lái)得到極大的重視和長(zhǎng)足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問(wèn)題是當(dāng)處理的數(shù)據(jù)量很大時(shí)，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號(hào)的處理過(guò)程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計(jì)，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過(guò)分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來(lái)識(shí)別奇偶場(chǎng)信號(hào)、場(chǎng)消隱信號(hào)和有效行數(shù)據(jù)的開(kāi)始和結(jié)束信號(hào)三種控制信號(hào)，并根據(jù)控制信號(hào)，用Verilog硬件描述語(yǔ)言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時(shí)序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫軟件測(cè)試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測(cè)試與運(yùn)行，并分析仿真結(jié)果，驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性；最后，對(duì)常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺(tái)，實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動(dòng)生成硬件描述語(yǔ)言和網(wǎng)表，對(duì)資源的消耗做簡(jiǎn)要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開(kāi)發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開(kāi)發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢(shì)。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時(shí)間： 2013-05-20
上傳用戶：fudong911
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實(shí)現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙
上傳時(shí)間： 2013-07-13
上傳用戶：wfl_yy
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語(yǔ)音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號(hào)處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。 處理器一般要求具有高速度、高精度、大容量和實(shí)時(shí)處理的性能，而現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢(shì)。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。 數(shù)字信號(hào)處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時(shí)處理的要求，給出了數(shù)字信號(hào)處理板的硬件設(shè)計(jì)方案并對(duì)硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說(shuō)明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時(shí)間抽取FFT算法、基四按時(shí)間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語(yǔ)言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對(duì)三種方法進(jìn)行了評(píng)估，得出了FPGA完全能滿足處理器的實(shí)時(shí)處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語(yǔ)言編寫了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過(guò)程。
上傳時(shí)間： 2013-06-27
上傳用戶：a937518043
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過(guò)T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來(lái)的視頻數(shù)據(jù)流，經(jīng)過(guò)位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來(lái)完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級(jí)。
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞
本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺(jué)系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實(shí)時(shí)采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計(jì)算機(jī)視覺(jué)系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計(jì)算機(jī)視覺(jué)系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個(gè)方面展開(kāi)了工作： 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對(duì)采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實(shí)現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法，并對(duì)硬件算法進(jìn)行RTL級(jí)的功能仿真和驗(yàn)證，還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果，在此基礎(chǔ)上對(duì)各種算法的效果進(jìn)行直觀的比較。 文中，預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢(shì)。同時(shí)，視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn)，從而簡(jiǎn)化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
上傳時(shí)間： 2013-07-26
上傳用戶：alia
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
