微波鐵氧體材料分為多晶和單晶兩種。多晶材料按晶體結(jié)構(gòu)分,主要要尖晶石型、石榴石型和磁鉛石型三種。
上傳時(shí)間: 2013-11-09
上傳用戶:fac1003
本書內(nèi)容分8章,分別介紹電力電子器件、可控整流電路、有源逆變電路、晶閘管觸發(fā)電路、晶閘管的其他應(yīng)用、無源逆變電路、PWM控制技術(shù)、直流斬波電路等。
上傳時(shí)間: 2013-10-15
上傳用戶:破曉sunshine
晶圓切割機(jī)主要是負(fù)責(zé)將晶圓上所制好的晶粒切割分開,以便后續(xù)的工作。在切割之前要先利用貼片機(jī)將晶圓粒貼在晶圓框架的膠膜上。
標(biāo)簽: 切割機(jī)
上傳時(shí)間: 2013-11-12
上傳用戶:chongchong1234
Xilinx UltraScale™ 架構(gòu)針對(duì)要求最嚴(yán)苛的應(yīng)用,提供了前所未有的ASIC級(jí)的系統(tǒng)級(jí)集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù),同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化,UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能,同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括: • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘,從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線,無需再使用會(huì)造成時(shí)延的流水線,從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中,也能消除潛在的時(shí)序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件,并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能,包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽: UltraScale Xilinx 架構(gòu)
上傳時(shí)間: 2013-12-23
上傳用戶:小儒尼尼奧
一般規(guī)則 元器件放置 . 信號(hào)走線 電源 地線 晶振
上傳時(shí)間: 2013-10-10
上傳用戶:時(shí)代將軍
GAL(generic array logic)是美國(guó)晶格半導(dǎo)體公 司(gem 0udu or)最新推出的可電擦寫、可重復(fù)編 程、可加密的一種可編程邏輯器件(PLD)。這是第二 代PAL, 亦是目前最理想的可多次編程的邏輯電路。 它不象PAL是一次性編程,品種鄉(xiāng) 也不像EPSOM 需要用紫外線照射擦除。GAL 電路能反復(fù)編程 采用 的是電擦除技術(shù) 可隨時(shí)進(jìn)行修改,其內(nèi)部有一個(gè)特殊 結(jié)構(gòu)控制字,使它芯片類型少,功能全。目前普遍果用 的芯片只有兩種:GAL16VS(20 g『腳)和GAL20V8 (24號(hào)『腳) 這兩種GAL能仿真所有的PAL,并能按 設(shè)計(jì)者自己的需要構(gòu)成各種功能的邏輯電瑞在研制 開發(fā)新的電路系統(tǒng)時(shí) 極為方便。
標(biāo)簽: GAL
上傳時(shí)間: 2013-10-20
上傳用戶:9牛10
半導(dǎo)體的產(chǎn)品很多,應(yīng)用的場(chǎng)合非常廣泛,圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為 PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導(dǎo)體元件真正的的核心,是包覆在膠體或陶瓷內(nèi)一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內(nèi)部的晶片,圖三是以顯微鏡將內(nèi)部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂,那是使用不當(dāng)引發(fā)過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED,也就是發(fā)光二極體,其內(nèi)部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負(fù)極的腳上,經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí),晶片會(huì)發(fā)光而使LED發(fā)亮,如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產(chǎn)品,稱為IC封裝製程,又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間: 2013-11-04
上傳用戶:372825274
當(dāng)前晶閘管投切電容器組(TSC)無功補(bǔ)償裝置在實(shí)際工程應(yīng)用中,采用外三角形連接方式進(jìn)行頻繁投切時(shí),由于關(guān)斷引起的電容殘壓,會(huì)導(dǎo)致三相晶閘管不同步導(dǎo)通的問題[1],嚴(yán)重影響了該無功裝置的補(bǔ)償效果,并造成電網(wǎng)系統(tǒng)三相不平衡,給其他設(shè)備的正常工作帶來了潛在威脅。針對(duì)此種情況,本文進(jìn)行了原理性推導(dǎo),并提出一種基于空間矢量的新型晶閘管投切控制策略,選擇性控制三相晶閘管的開通和關(guān)斷順序,來達(dá)到三相同步導(dǎo)通的目的。最后通過實(shí)驗(yàn)驗(yàn)證該控制策略是有效可行的。
標(biāo)簽: 空間矢量 動(dòng)態(tài) 無功補(bǔ)償 裝置
上傳時(shí)間: 2013-12-13
上傳用戶:long14578
TLP2301是東芝新推出的一款SOP封裝晶體管輸出光耦合器,相比傳統(tǒng)的晶體管輸出光耦TLP2301在晶片上進(jìn)行了改善,可以在低至1mA的輸入電流下進(jìn)行驅(qū)動(dòng),同時(shí)保證了20k的傳輸速率,并且有非常廣的工作溫度:-55至125°C。TLP2303則采用達(dá)靈頓輸出。
標(biāo)簽: 2301 TLP 關(guān)斷時(shí)間 光耦
上傳時(shí)間: 2013-11-08
上傳用戶:邶刖
電力電子技術(shù)課程設(shè)計(jì)
上傳時(shí)間: 2013-11-01
上傳用戶:李彥東
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1