通過對影像進行預處理增強道路信息,依據影 像灰度直方圖信息,對預處理后的影像進行閾值分割,得到一個包含道路信息的二值影像 進一步使用形態開運算去除細小噪聲,同時將一部分粘連在道路上的噪聲與道路信息進一步分割 接著結合形態腐蝕和形態重建運算獲取影像中主要道路網絡信息,并用形態閉運算完善道路網絡信息 最后對道路網絡信息進行形態細化和一定次數的形態修剪處理,得到單像素寬的道路中心線信息
上傳時間： 2013-12-12
上傳用戶：heart520beat
隨著數字化技術的飛速發展，數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據，視頻通信需要占用更多的帶寬資源，因此為了實現在帶寬受限的條件下的傳輸，視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善，但相對與快速增長的視頻業務而言，網絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內外H．264硬件系統的研究現狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優于全搜索算法，而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數據流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配
上傳時間： 2013-04-24
上傳用戶：zttztt2005
調整視頻圖像的分辨率需要視頻縮放技術。如果圖像縮放技術的處理速度達到實時性要求就可以應用于視頻縮放。 傳統圖像縮放技術利用插值核函數對已有像素點進行插值重建還原圖像。本文介紹了圖像插值的理論基礎一采樣定理，并對理想重建函數Sinc函數進行了討論。本文介紹了常用的線性圖像插值技術及像素填充、自適應插值和小波域圖像縮放等技術。然后，本文討論了分級線性插值算法的思想，設計并實現了FPGA上的分級雙三次算法。最后本文對各種算法的縮放效果進行了分析和討論。 本文在分析現有視頻縮放算法基礎之上，提出了分級線性插值算法，并應用在簡化線性插值算法中。分級線性插值算法以犧牲一定的計算精度為代價，用查找表代替乘法計算，降低了算法復雜度。本文設計并實現了分級雙三次插值算法，詳細說明了板上系統的模塊結構。最后本文將分級線性插值算法與原線性插值算法效果圖進行比較，比較結果顯示分級插值算法與原算法誤差較小，在放大比例較小時可以取代原算法。結果證明分級雙三次線性插值算法的FPGA實現能夠滿足額定幀頻，可以進行實時視頻縮放。
上傳時間： 2013-04-24
上傳用戶：亞亞娟娟123
MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準，其優秀性使之成為過去十年應用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容，建立系統級設計方案，設計FPGA原型芯片，并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面： 1.完成解碼系統的體系結構的設計，采用了自頂而下的設計方法，實現系統的功能單元的劃分；根據其視頻解碼的特點，確定解碼器的控制方式；把視頻數據分文幀內數據和幀間數據，實現兩種數據的并行解碼。 2.實現了具體模塊的設計：根據本文研究的要求，在比特流格式器模塊設計中提出了特有的解碼方式；在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現，大大減少了變長數據解碼的時間；IQ、IDCT模塊采用流水的設計方法，減少數據計算的時間：運動補償模塊，針對模塊數據運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件，通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證，取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述，通過了現場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試，本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
隨著數碼技術的不斷發展，數字圖像處理的應用領域不斷擴大，其實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統的圖像顯示系統必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩定性問題。本設計脫離高清晰工業相機必須與PC連接才可以觀看到高清晰圖像的束縛，實現系統的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現Bayer格式到RGB格式轉換的設計方案，完成由黑白圖像到高清彩色圖像的轉換，用SDRAM作緩存，輸出標準VGA信號，可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看，與模擬相機740X576分辨率(480線)圖像相比，設計圖像畫質相當于1280X1024分辨率(750線)，最高幀率25fps，整個結構應用FPGA作為主控制器，用少量的緩存代替傳統的大容量存儲，加快了運算速率，減小了電路規模，滿足圖像實時處理的要求，使展現出來的視頻圖像得到質的飛躍。可以廣泛應用于工業控制和遠程監控等領域。 論文研究的重點是采用altera公司EP2C芯片前端驅動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現了基于FPGA的實時線性插值算法，能夠對輸入是每像素8bit、分辨率為1280×1204的Bayer模式圖像數據進行實時重構，輸出彩色RGB圖像。由端口FIFO作為數據緩沖，存儲一幀圖像到高速SDRAM，構建VGA顯示控制器，實現對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結構包括電源模塊單元等、CMOS成像單元、FPGA數據處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對系統進行了調試。經實驗驗證，系統達到了實時性，能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統資源很少，用較少的時間完成了圖像數據的轉換，提高了效率。
上傳時間： 2013-06-08
上傳用戶：zhengjian
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數據的關鍵，是整個LED視頻顯示系統的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統中某固定位置處的圖像。根據已有的LED顯示屏及其驅動器的特點，提出了一種可行的方案并進行了設計。系統主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數字信息，這些信息包括紅、綠、藍三基色的數據以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數據進行處理，最后輸出數據給驅動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設計。利用FPGA的可編程性，在FPGA內部劃分了各個小模塊，各小模塊中通過少量的信號進行聯系，這樣就將比較大的系統轉化成許多小的系統，使得設計更加簡單，容易驗證。本文分析了驅動電路所需要的數據的特點，全彩色灰度級的實現方式，決定把系統劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發生器、寫SRAM地址發生器、讀寫SRAM選擇控制器、灰度實現等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統進行了聯合調試。改進了時序、優化了布局布線，使得系統性能得到了良好的改善。 在分析了所需要的資源的基礎上，課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大，需要采用先進的視頻編解碼協議進行處理，進而實現檢測現場的實時監控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發板作為硬件平臺，在開發工具QUARTUSII 6．0和MODELSIM_SE 6．1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現視頻圖像采集、存儲、顯示以及實現H．264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統設計的首選，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統的設計方法，加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
H.264/AVC是由國際電信聯合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優異的壓縮性能和極好的網絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現，FPGA可重復使用，設計修改靈活，片內資源豐富，具備DSP模塊等優勢。在本論文的目標實現部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內外的研究動態，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現，并在Altera的軟件和開發板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下，H.264/AVC比H.263和MPEG-4節約了50％的碼率。但H.264獲得優越性能的代價是計算復雜度的增加，據估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現狀，業內做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內模式判決算法，通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究：按順序對不同類型進行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數量的同時，結合小塊模式搜索中途停止準則來確定最優模式。仿真表明：改進算法相對與原來算法能夠節省很多的編碼時間（平均下降了49.3％），但帶來的圖像質星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數據做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程，并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優點，具有廣闊的市場應用前景。 仿真表明，通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
在當今的廣播系統中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現象。這種缺陷經人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術應運而生。同時，視頻信號本身的低幀頻也會導致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區域上去從而產生較好的主觀圖象質量。而為了適應不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數和每行像素數進行變換。因此去隔行、幀頻轉換、分辨率變換成為視頻格式轉換的基本內容。 FPGA 的出現是VLSI技術和EDA技術發展的結果。FPGA器件集成度高、體積小，具有通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發平臺，經過設計輸入、仿真、測試和校驗，直到達到預期的結果。使用FPGA器件可以大大縮短系統的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產品集成芯片級產品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設計進行在線修改。 該文在介紹了視頻格式轉換中的主要算法后，重點對去隔行、幀頻轉換、分辨率變換的FPGA綜合實現方案進行了由簡單到復雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償的解決方案。最簡解決方案利用線性算法將去隔行，幀頻轉換，分辨率變換三項處理同時實現，達到FPGA內部資源和外部RAM耗用量都為最小的要求，是后續復雜方案的基礎。其中去隔行采用場合并方式，幀頻轉換采用幀重復方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區域的判斷，靜止區域的輸出像素值直接選用相應位置的已存輸入數據，非靜止區域的輸出像素值通過對已存輸入數據進行非線性運算得出。基于運動補償的解決方案在對靜止區域進行判斷和處理的基礎上，對欲生成的變頻后的場間插值幀進行運動估計，根據運動矢量得出非靜止區域的輸出像素值。其中為求得輸入場間相應時間位置上的插值幀輸出數據，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現，將SAD 值進行比較得出運動矢量。
上傳時間： 2013-07-19
上傳用戶：米卡
