本文采用基于運(yùn)動(dòng)補(bǔ)償?shù)乃惴?對去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個(gè)關(guān)鍵模塊運(yùn)動(dòng)估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動(dòng)估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對于運(yùn)動(dòng)補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動(dòng)補(bǔ)償計(jì)算分為四個(gè)狀態(tài),并通過對四個(gè)狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時(shí)基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個(gè)具有雙體存儲(chǔ)結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動(dòng)估計(jì)模塊和運(yùn)動(dòng)補(bǔ)償模塊的計(jì)算特點(diǎn),分別對緩存器的結(jié)構(gòu)、讀寫時(shí)序和列序號(hào)控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對于這三個(gè)去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).
上傳時(shí)間： 2013-06-11
上傳用戶：han_zh
數(shù)字視頻監(jiān)控系統(tǒng)是一門集計(jì)算機(jī)技術(shù)、通信技術(shù)和數(shù)字視頻技術(shù)于一體的綜合系統(tǒng)，它充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，體積小巧、性能穩(wěn)定、通訊便利，被廣泛應(yīng)用于交通、銀行、醫(yī)院、視頻會(huì)議、無人監(jiān)控等諸多領(lǐng)域。 本系統(tǒng)基于ARM微處理器平臺(tái)，移植嵌入式Linux操作系統(tǒng)，并完成視頻采集、壓縮、傳輸?shù)热蝿?wù)。為降低產(chǎn)品成本，系統(tǒng)采用ARM9微處理器S3C2410作為主處理器，以USB攝像頭作為視頻采集設(shè)備，用軟件對視頻數(shù)據(jù)進(jìn)行MPEG—4壓縮。 論文首先從整體上分析了嵌入式數(shù)字視頻監(jiān)控系統(tǒng)的總體設(shè)計(jì)方案，給出了硬件框架和軟件體系。其次在ARM硬件平臺(tái)成功構(gòu)建了armlinux嵌入式系統(tǒng)，包括引導(dǎo)程序Bootloader的設(shè)計(jì)、修改配置Linux內(nèi)核以及制作JFFS2文件系統(tǒng)，完成USB數(shù)碼攝像頭的驅(qū)動(dòng)。在應(yīng)用程序開發(fā)過程中，設(shè)計(jì)了基于Video4Linux的視頻采集程序，采用mmap(內(nèi)存映射)方式截取圖片，分析了MPEG—4編碼模型XVID程序中的運(yùn)動(dòng)估計(jì)部分，研究了半像素快速搜索算法，從而減少了搜索點(diǎn)數(shù)提高了運(yùn)算速度。最后利用開源JRTPLIB庫實(shí)現(xiàn)視頻數(shù)據(jù)流的RTP傳送。 整個(gè)設(shè)計(jì)是在S3C2410硬件平臺(tái)上進(jìn)行的，采用2.4.18版本的Linux內(nèi)核。其中MPEG—4編碼優(yōu)化測試是在ARMDeveloperSuite(ADS)version1.2中完成的。 本課題為在ARM平臺(tái)實(shí)現(xiàn)數(shù)字視頻監(jiān)控的設(shè)計(jì)做了有益的探索性嘗試，對今后進(jìn)一步完成遠(yuǎn)程嵌入式視頻監(jiān)控系統(tǒng)的設(shè)計(jì)有著積極的意義。
標(biāo)簽： ARM 嵌入式 數(shù)字視頻監(jiān)控 技術(shù)研究
上傳時(shí)間： 2013-06-10
上傳用戶：shawvi
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
視頻監(jiān)控系統(tǒng)是一門集計(jì)算機(jī)技術(shù)、通信技術(shù)和數(shù)字視頻技術(shù)于一體的綜合系統(tǒng)。目前視頻監(jiān)控正向著數(shù)字化、網(wǎng)絡(luò)化的方向發(fā)展。實(shí)現(xiàn)基于網(wǎng)絡(luò)的視頻監(jiān)控系統(tǒng)的關(guān)鍵是一種嵌入式設(shè)備，它應(yīng)該能夠采集壓縮視頻數(shù)據(jù)并通過網(wǎng)絡(luò)進(jìn)行傳輸。 本文介紹了一種基于嵌入式Linux的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法。首先從整體上分析了網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的總體設(shè)計(jì)方案，給出了視頻服務(wù)器的硬件框架和軟件體系，并重點(diǎn)討論了在ARM處理器上實(shí)現(xiàn)MPEG-4壓縮編碼的方法。其次在ARM硬件平臺(tái)成功構(gòu)建了armlinux嵌入式系統(tǒng)：包括引導(dǎo)程序Bootloader的設(shè)計(jì)、修改配置linux內(nèi)核以及制作JFFS2文件系統(tǒng)。其中創(chuàng)新地提出了從nandflash啟動(dòng)U-BOOT具體設(shè)計(jì)方法。為了完成系統(tǒng)進(jìn)一步的視頻采集工作，系統(tǒng)實(shí)現(xiàn)了USB數(shù)碼攝像頭的驅(qū)動(dòng)。在應(yīng)用程序開發(fā)過程中，首先設(shè)計(jì)了基于Vide04Linux的視頻采集程序，并采用mmap(內(nèi)存映射)方式截取圖片。其次重點(diǎn)分析了MPEG-4編碼模型XVID程序中的運(yùn)動(dòng)估計(jì)部分，并研究了半像素快速搜索算法，從而減少了搜索點(diǎn)數(shù)提高了運(yùn)算速度。最后利用開源JRTPLIB庫實(shí)現(xiàn)視頻數(shù)據(jù)流的RTP傳送。 整個(gè)設(shè)計(jì)都是在深圳旋極公司研制的SUPER-ARM硬件平臺(tái)上進(jìn)行的，linux內(nèi)核采用2.4.18。其中MPEG-4編碼優(yōu)化測試是在ARM DeveloperSuite(ADS)version 1.2中完成。 本課題為在ARM平臺(tái)實(shí)現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控的設(shè)計(jì)做了有益的探索性嘗試，對今后進(jìn)一步完成遠(yuǎn)程嵌入式視頻監(jiān)控系統(tǒng)的設(shè)計(jì)有著積極的意義。
標(biāo)簽： ARM 遠(yuǎn)程視頻監(jiān)控 系統(tǒng)研究
上傳時(shí)間： 2013-07-21
上傳用戶：Altman
近年來，LED(light emitting diode，發(fā)光二極管)電子顯示屏作為一種高科技產(chǎn)品日益引起人們的重視。它可以實(shí)時(shí)顯示或循環(huán)播放文字、圖形和圖像信息，具有顯示方式豐富、觀賞性強(qiáng)、顯示內(nèi)容修改方便、亮度高、顯示穩(wěn)定且壽命長等多種優(yōu)點(diǎn)，被廣泛應(yīng)用于商業(yè)廣告、體育比賽、交通信息報(bào)導(dǎo)等諸多領(lǐng)域。 LED顯示屏的核心技術(shù)主要集中在控制器中。目前，大部分異步顯示屏采用的是8位或16位的微控制器，由于受到微處理器的處理速度、體系架構(gòu)、尋址范圍、外圍接口資源等諸多限制，已難以在要求顯示較多像素、顯示內(nèi)容幀頻較高、動(dòng)態(tài)顯示效果復(fù)雜的情況下得到良好的動(dòng)態(tài)視覺效果。 針對以上情況，本文研究開發(fā)了一種全新的，由32位高性能ARM微處理器組成的LED顯示屏控制系統(tǒng)，就控制平臺(tái)、硬件結(jié)構(gòu)和軟件開發(fā)實(shí)現(xiàn)給出了驅(qū)動(dòng)部分和控制部分的詳細(xì)分析與設(shè)計(jì)。 本文根據(jù)LED顯示屏在列車車廂和火車、汽車車站旅客導(dǎo)向系統(tǒng)中為應(yīng)用背景，結(jié)合LPC2138的功能特點(diǎn)和LED顯示屏的功能需求。詳細(xì)介紹了顯示屏控制系統(tǒng)中包括電源模塊、復(fù)位模塊、RS485通訊電路等主要模塊的設(shè)計(jì)。成功實(shí)現(xiàn)了數(shù)據(jù)掃描、數(shù)據(jù)發(fā)送、數(shù)據(jù)通訊等LED顯示屏所需的功能。 結(jié)合控制系統(tǒng)RS485通訊協(xié)議和系統(tǒng)顯示的要求，分析了LED顯示屏通訊和控制系統(tǒng)的軟件開發(fā)流程。并詳細(xì)分析了顯示屏的靜、動(dòng)態(tài)圖文顯示軟件流程結(jié)構(gòu)；系統(tǒng)從上位機(jī)接受數(shù)據(jù)到信息顯示的整個(gè)軟件處理流程。 最后本文分析了LED顯示屏控制系統(tǒng)研發(fā)中所遇到的幾個(gè)難點(diǎn)問題，包括：提高RS485總線可靠性和抗干擾問題、系統(tǒng)在頻繁更換內(nèi)容死機(jī)的問題、顯示內(nèi)容較多時(shí)視覺效果的處理問題，并給出了解決方法。 經(jīng)過實(shí)際測試，本文所述LED顯示屏控制系統(tǒng)性能良好，工作穩(wěn)定可靠，易于維護(hù)升級，具有很高的性價(jià)比。
上傳時(shí)間： 2013-05-28
上傳用戶：chongchong2016
H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì)，軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點(diǎn)的分析，同時(shí)考慮到編碼器系統(tǒng)的可伸縮性，可擴(kuò)展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊，設(shè)計(jì)相應(yīng)的硬件加速引擎，以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，其中一個(gè)主要的不同在于幀間預(yù)測采用了可變塊尺寸的運(yùn)動(dòng)估計(jì)，同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運(yùn)動(dòng)補(bǔ)償精度，提高圖像質(zhì)量和編碼效率，但同時(shí)也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計(jì)專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計(jì)算能力，同時(shí)，采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運(yùn)算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺(tái)，完成了對整個(gè)設(shè)計(jì)的RTL級的仿真驗(yàn)證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化，從而使工作頻率最終達(dá)到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。
標(biāo)簽： DSPFPGA H264 264 AVC
上傳時(shí)間： 2013-07-24
上傳用戶：sn2080395
圖像增強(qiáng)技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項(xiàng)重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴(kuò)大，快速、實(shí)時(shí)圖像處理技術(shù)成為研究的熱點(diǎn)。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)憑借其高速并行、可重配置的架構(gòu)和基于查找表的獨(dú)特結(jié)構(gòu)等優(yōu)點(diǎn)使得在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用持續(xù)上升。國內(nèi)外，越來越多的實(shí)時(shí)圖像處理應(yīng)用逐漸轉(zhuǎn)向FPGA平臺(tái)。 本文基于FPGA的圖像增強(qiáng)技術(shù)研究主要是針對空間域方法，這種方法是指在空間域內(nèi)直接對像素灰度值進(jìn)行運(yùn)算處理，算法簡單并且存在并行性，非常適合于用硬件實(shí)現(xiàn)。FPGA可以靈活地實(shí)現(xiàn)并行、實(shí)時(shí)處理圖像數(shù)據(jù)，正是利用這一特點(diǎn)，本文提出了一種基于FPGA的圖像增強(qiáng)處理系統(tǒng)設(shè)計(jì)。該系統(tǒng)采用SOPC技術(shù)，完成圖像增強(qiáng)處理。文中給出了系統(tǒng)設(shè)計(jì)思路，并分析了該系統(tǒng)的結(jié)構(gòu)及功能實(shí)現(xiàn)，說明了系統(tǒng)實(shí)現(xiàn)過程。其硬件平臺(tái)的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設(shè)計(jì)方法構(gòu)造圖像增強(qiáng)處理功能模塊，利用硬件描述語言vHDL對圖像增強(qiáng)模塊進(jìn)行電路描述，并進(jìn)行設(shè)計(jì)優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進(jìn)行板級調(diào)試。完成了基于FPGA的圖像增強(qiáng)算法模塊的設(shè)計(jì)，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了點(diǎn)運(yùn)算增強(qiáng)處理模塊、中值濾波器模塊，并對中值濾波器進(jìn)行了改進(jìn)設(shè)計(jì)實(shí)現(xiàn)，采用FPGA完成了對圖像增強(qiáng)算法的硬件加速。
標(biāo)簽： FPGA 圖像增強(qiáng) 技術(shù)研究
上傳時(shí)間： 2013-06-16
上傳用戶：songrui
文中簡單闡述了紅外輻射機(jī)理，論述了紅外焦平面陣列技術(shù)的發(fā)展?fàn)顩r。紅外成像系統(tǒng)，尤其是紅外焦平面陣列，由于探測器材料和制造工藝的原因，各像素點(diǎn)之間的靈敏度存在差別，甚至存在一些缺陷點(diǎn)，各個(gè)探測單元特征參數(shù)不完全一致，因而存在著較大的非均勻性，降低了圖像的分辨率，影響了紅外成像系統(tǒng)的有效作用距離。實(shí)時(shí)非均勻性校正是提高和改善紅外圖像質(zhì)量的一項(xiàng)重要技術(shù)。 論文建立了描述其非均勻性的數(shù)學(xué)模型，分析了紅外焦平面陣列非均勻性產(chǎn)生的原因及特點(diǎn)，討論了幾種常用的非均勻性校正的方法，指出了其各自的優(yōu)缺點(diǎn)和適應(yīng)場合。 根據(jù)紅外探測器光譜響應(yīng)的特點(diǎn)和基于參考源的兩點(diǎn)溫度非均勻性校正理論，采用FPGA+DSP實(shí)現(xiàn)紅外成像系統(tǒng)實(shí)時(shí)非均勻性兩點(diǎn)校正，設(shè)計(jì)完成了相應(yīng)的紅外焦平面陣列非均勻性校正硬件電路。對該系統(tǒng)中各個(gè)模塊的功能及電路實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述，并給出了相應(yīng)的結(jié)構(gòu)框圖。同時(shí)給出了該圖像處理器的部分軟件流程圖。該方法動(dòng)態(tài)范圍大而且處理速度快，適用于紅外成像系統(tǒng)實(shí)時(shí)的圖像處理場合。實(shí)踐表明，該方案取得了較為滿意的結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：shinnsiaolin
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標(biāo)準(zhǔn)在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會(huì)議(H.263)、DVD(MPEG-2)、機(jī)頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點(diǎn)轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標(biāo)準(zhǔn)的出臺(tái)則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會(huì)和國際標(biāo)準(zhǔn)化組織共同發(fā)展的下一代視頻壓縮標(biāo)準(zhǔn)之一。新標(biāo)準(zhǔn)中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)DCT變換、變塊尺寸運(yùn)動(dòng)補(bǔ)償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實(shí)現(xiàn)。 本文主要根據(jù)視頻會(huì)議應(yīng)用的需要對JM8.6代碼進(jìn)行優(yōu)化，目標(biāo)是實(shí)現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對部分功能模塊進(jìn)行電路設(shè)計(jì)。在設(shè)計(jì)方法上采用自頂向下的設(shè)計(jì)方法，首先對H.264編碼器的C代碼和算法進(jìn)行優(yōu)化，并對優(yōu)化后的結(jié)果進(jìn)行測試比較，結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達(dá)到15幀以上，滿足了視頻會(huì)議應(yīng)用的實(shí)時(shí)性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進(jìn)行設(shè)計(jì)。采用Verilog HDL實(shí)現(xiàn)了這些模塊，并在Quartus Ⅱ中進(jìn)行了綜合、仿真、驗(yàn)證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計(jì)，詳細(xì)說明模塊的工作原理和過程，然后進(jìn)行多組的仿真測試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-06-11
上傳用戶：kjgkadjg
紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。 本文主要工作包括以下幾個(gè)方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式，減少紋理尋址的計(jì)算量，提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對移動(dòng)設(shè)備對功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計(jì)，并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時(shí)延，在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。
上傳時(shí)間： 2013-04-24
上傳用戶：yxvideo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
