專用集成電路( ASIC )的出現 ASIC的提出和發展說明集成電路進入了一個新階段。 通用的、標準的集成電路已不能完全適應電子系統的急劇變化和更新換代。各個電子系統廠家都希望生產出具有自己特色的合格產品，只有ASIC產品才能達到這種要求。這也就是自80年代中期以來，ASIC得到廣泛重視的根本原因。 ASIC電路的蓬勃發展推動著設計方法和設計工具的完善，同時也促進著系統設計人員與芯片設計人員的結合和相互滲透。 FPGA的發展：IC-〉ASIC-〉FPGA FPGA分類、結構、設計流程，FPGA設計工具： VHDL Verilog VHDL的仿真 VHDL的綜合 FPGA實現過程 FPGA實現高性能DSP FPGA嵌入式系統設計
上傳時間： 2013-11-06
上傳用戶：lanjisu111
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發現現在越來越多的工程師不關心自己的電路實現形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發周期導致開發成本急劇上升 目前我們的設計規模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現在的競爭越來越激勵從節約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數字電路基本知識如加法器計數器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
提出了一種基于TI公司TMS320C6713 DSP和移頻法抑制聲反饋的有效方法。該方法采用能與之無縫連接的TLV320AIC23 Codec芯片作為語音采集和回放工具，然后基于在Matlab進行仿真達到抑制嘯叫相當理想的基礎上完成了在DSP上的實時實現。最后，采用主觀法和客觀法評估了輸出語音的質量。結果表明，該方法能有效抑制再生混響干擾，明顯提高了擴聲增益，且顯著改善了頻響特性和聲音清晰度。
上傳時間： 2013-10-16
上傳用戶：chenlong
無線局域網掃描和密鑰破解工具
上傳時間： 2014-12-29
上傳用戶：xingyuewubian
路漫漫其修遠兮：Android必須改進的八個地方
標簽： Android
上傳時間： 2013-11-22
上傳用戶：asdfasdfd
五款信號完整性仿真分析工具
上傳時間： 2013-10-28
上傳用戶：Jerry_Chow
展訊下載工具使用說明
上傳時間： 2013-11-10
上傳用戶：JasonC
協調器需要處理網絡中的數據，不能啟用 睡眠狀態所以我們就采ZT100 ZT100 -EVB 作為 ZigBee ZigBeeZigBee 網絡溫度采集系統的中心協調器 網絡溫度采集系統的中心協調器 ，使用 5V -DC 電 源適配器為其供。 使用之前必須對 模塊參數 進行 配置 ，步驟 如下 ： 1、 使用 USB 轉串口線連接 ZT100 ZT100 -EVB 和 PC 機。 2、 打開 ZT -ToolTool 工具。 3、 選擇 PC 機
上傳時間： 2013-11-14
上傳用戶：哇哇哇哇哇
為了實現在Virtools環境下自然方便的人機交互過程，設計開發了基于Kinect的虛擬裝配交互技術。該技術通過三維多手指檢測并結合Kalman濾波來穩定跟蹤指尖，同時基于指尖特征自定義了多種裝配所需的手勢；以Mircrosoft Visual Studio 2010為開發工具，設計了手勢操控相關功能塊的編輯后集成于Virtools環境中，實現了手勢在虛擬裝配中的交互控制。實例證明，該技術能很好地完成虛擬裝配過程，效果良好。
上傳時間： 2014-12-29
上傳用戶：bjgaofei
