華為WCDMA全網(wǎng)解決方案:本章首先介紹WCDMA系統(tǒng)不同版本之間演進(jìn)過程，使讀者對(duì)WCDMA制式有總體的認(rèn)識(shí)；接著從具體的網(wǎng)絡(luò)建設(shè)角度出發(fā)，介紹了華為WCDMA全網(wǎng)解決方案。 10.1 WCDMA演進(jìn)概述 10.1.1 標(biāo)準(zhǔn)進(jìn)展概述 WCDMA技術(shù)從出現(xiàn)以來逐漸演進(jìn)發(fā)展為R99/R4/R5/R6等多個(gè)階段，其中R99協(xié)議于2000年3月(3GPP官方說法是1999年12月)凍結(jié)功能，經(jīng)過兩年時(shí)間的完善，協(xié)議已經(jīng)成熟；R4協(xié)議于2001年3月凍結(jié)功能，協(xié)議已經(jīng)穩(wěn)定。R5協(xié)議于2002年3月 （部分功能6月）凍結(jié)功能。R6協(xié)議預(yù)計(jì)在2004年12月左右凍結(jié)功能。 圖10-1 3G協(xié)議的發(fā)展趨勢(shì) WCDMA系統(tǒng)相對(duì)于GSM網(wǎng)絡(luò)和GPRS網(wǎng)絡(luò)來說，一個(gè)最重要的變化就是無線網(wǎng)絡(luò)的改變。WCDMA網(wǎng)絡(luò)中，使用無線接入系統(tǒng)RAN來取代了GSM中的基站子系統(tǒng)BSS。 R99版本的WCDMA核心網(wǎng)從網(wǎng)絡(luò)形態(tài)上來說，可以看作是GSM的核心網(wǎng)絡(luò)和GPRS的核心網(wǎng)絡(luò)的組合。也即R99的核心網(wǎng)絡(luò)分為電路域和分組域。電路域與GSM的核心網(wǎng)構(gòu)造基本相同，分組域與GPRS的核心網(wǎng)構(gòu)造基本相同。 R4版本的核心網(wǎng)絡(luò)相對(duì)于R99版本來說，最大的變化就在于R99核心網(wǎng)電路域中MSC網(wǎng)元的功能在R4版本中由MSC Server和MGW來完成。其中MSC Server處理信令，MGW處理話音。分組域沒有什么變化。具體可參見第三章系統(tǒng)結(jié)構(gòu)的相關(guān)內(nèi)容。 R4協(xié)議的核心網(wǎng)絡(luò)具有TDM和IP兩種組網(wǎng)方式。采用TDM方式組網(wǎng)時(shí)，R4網(wǎng)絡(luò)的網(wǎng)絡(luò)規(guī)劃建設(shè)與R99網(wǎng)絡(luò)有不少相近之處。比如在建設(shè)匯接網(wǎng)絡(luò)、信令網(wǎng)絡(luò)等方面，很多考慮都是相同的。采用IP方式組網(wǎng)的時(shí)候，R4的網(wǎng)絡(luò)規(guī)劃建設(shè)則與R99有了不小的區(qū)別。 R5版本的核心網(wǎng)絡(luò)相對(duì)于R4版本來說，多了一個(gè)IMS（IP多媒體子系統(tǒng)）域，增加了相應(yīng)的設(shè)備和接口；電路域和分組域的網(wǎng)絡(luò)結(jié)構(gòu)則沒有什么大變化。同時(shí)由于網(wǎng)絡(luò)功能的增強(qiáng)，部分設(shè)備功能也進(jìn)行了升級(jí)。
上傳時(shí)間： 2013-07-24
上傳用戶：13517191407
隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長(zhǎng),傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測(cè)模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測(cè)驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：夢(mèng)雨軒膂
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對(duì)T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
無線局域網(wǎng)是計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)和無線通信技術(shù)相結(jié)合的產(chǎn)物，是利用無線媒介傳輸信息的計(jì)算機(jī)網(wǎng)絡(luò)。在無線通信信道中，由于多徑時(shí)延不可避免地存在符號(hào)間干擾，正交頻分復(fù)用(OFDM)作為一種可以有效對(duì)抗符號(hào)間干擾(ISI)和提高頻譜利用率的高速傳輸技術(shù)，引起了廣泛關(guān)注。在無線局域網(wǎng)(WLAN)系統(tǒng)中，OFDM調(diào)制技術(shù)已經(jīng)被采用作為其物理層標(biāo)準(zhǔn)，并且公認(rèn)為是下一代無線通信系統(tǒng)中的核心技術(shù)。基于IEEE802.11a的無線局域網(wǎng)標(biāo)準(zhǔn)的物理層采用了OFDM技術(shù)，能有效的對(duì)抗多徑信道衰落，達(dá)到54Mbps的速度，而未來而的IEEE802.11n將達(dá)到100Mbps的高速。因此，研發(fā)以O(shè)FDM為核心的原型機(jī)研究非常有必要。 本文在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對(duì)系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶發(fā)射機(jī)系統(tǒng)的FPGA實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對(duì)Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對(duì)發(fā)射機(jī)系統(tǒng)各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)和仿真： (1)訓(xùn)練序列生成模塊，包括長(zhǎng)，短訓(xùn)練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調(diào)制映射； (3)數(shù)據(jù)模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調(diào)制映射； (4)OFDM處理部分，包括導(dǎo)頻插入，加循環(huán)前綴，IFFT處理； (5)對(duì)整個(gè)發(fā)射處理部分聯(lián)調(diào)，并給出仿真結(jié)果另外，還完成了接收機(jī)部分模塊的FPGA設(shè)計(jì)，并給出了相應(yīng)的頂層結(jié)構(gòu)與仿真波形。最后提出了改進(jìn)和進(jìn)一步開發(fā)的方向。
標(biāo)簽： OFDM FPGA 發(fā)射機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：李彥東
對(duì)講4811DATASHEET,BK4811是一款半雙工FM語音收發(fā)芯片，集成完整的射頻和基帶功能，附加一塊簡(jiǎn)單的MCU就能夠?qū)崿F(xiàn)個(gè)人雙向語音通信系統(tǒng)。內(nèi)置模擬和數(shù)字信令、低速率數(shù)據(jù)通信以及語音加密，使得芯片適用于從玩具、個(gè)人通信到集群通信的各種應(yīng)用
上傳時(shí)間： 2013-06-05
上傳用戶：dongbaobao
特點(diǎn)： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶：ydd3625
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)
標(biāo)簽： 微電腦 數(shù)學(xué)演算 輸出 隔離傳送器
上傳時(shí)間： 2013-11-24
上傳用戶：541657925
a_bit equ 20h ;個(gè)位數(shù)存放處 b_bit equ 21h ;十位數(shù)存放處 temp equ 22h ;計(jì)數(shù)器寄存器 star: mov temp,#0 ;初始化計(jì)數(shù)器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重來 mov temp,#0 next: ljmp stlop ;顯示子程序 display: mov a,temp ;將temp中的十六進(jìn)制數(shù)轉(zhuǎn)換成10進(jìn)制 mov b,#10 ;10進(jìn)制/10=10進(jìn)制 div ab mov b_bit,a ;十位在a mov a_bit,b ;個(gè)位在b mov dptr,#numtab ;指定查表啟始地址 mov r0,#4 dpl1: mov r1,#250 ;顯示1000次 dplop: mov a,a_bit ;取個(gè)位數(shù) MOVC A,@A+DPTR ;查個(gè)位數(shù)的7段代碼 mov p0,a ;送出個(gè)位的7段代碼
標(biāo)簽： 直接驅(qū)動(dòng) 數(shù)碼管 計(jì)數(shù)器 程序
上傳時(shí)間： 2013-11-06
上傳用戶：lx9076
本文檔著重介紹如何使用Philips 半導(dǎo)體的收發(fā)器PCA82C250[1]和PCA82C251[2]實(shí)現(xiàn)物理媒體連接子層物理信令子層和數(shù)據(jù)鏈路層之間的連接是通過集成的協(xié)議控制器實(shí)現(xiàn)的這些產(chǎn)品有像Philips 的PCx82C200 SJA1000 等而媒體相關(guān)接口負(fù)責(zé)連接傳輸媒體譬如將總線節(jié)點(diǎn)連接到總線的連接器像Philips 的TJA1050[3]或PCA82C250[4]等收發(fā)器
上傳時(shí)間： 2013-10-19
上傳用戶：31633073
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
