一．產(chǎn)品描述 提供8個觸摸感應(yīng)按鍵，二進(jìn)制(BCD)編碼輸出，具有一個按鍵承認(rèn)輸出的顯示，按鍵後的資料會維持到下次按鍵，可先判斷按鍵承認(rèn)的狀態(tài)。提供低功耗模式，可使用於電池應(yīng)用的產(chǎn)品。對於防水和抗干擾方面有很優(yōu)異的表現(xiàn)! 二．產(chǎn)品特色 1.工作電壓範(fàn)圍：3.1V – 5.5V 2. 工作電流： 3mA (正常模式)；15 uA (休眠模式) @5V 3. 8 個觸摸感應(yīng)按鍵 4.持續(xù)無按鍵 4 秒，進(jìn)入休眠模式 5. 提供二進(jìn)制(BCD)編碼直接輸出介面(上電 D2~D0/111) 6. 按鍵後離開，輸出狀態(tài)會維持到下次按鍵才會改變。 7. 提供按鍵承認(rèn)有效輸出，當(dāng)有按鍵時輸出低電平，無按鍵為高電平。 8. 可以經(jīng)由調(diào)整 CAP 腳的外接電容，調(diào)整靈敏度，電容越大靈敏度越高 9. 具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別 10. 內(nèi)建 LDO 增加電源的抗干擾能力 三．產(chǎn)品應(yīng)用 各種大小家電，娛樂產(chǎn)品 四．功能描述 1.VK3708BM 於手指按壓觸摸盤，在 60ms 內(nèi)輸出對應(yīng)按鍵的狀態(tài)。 2.單鍵優(yōu)先判斷輸出方式處理, 如果 K1 已經(jīng)承認(rèn)了, 需要等 K1 放開後, 其他按鍵才能再被承認(rèn)，同時間只有一個按鍵狀態(tài)會被輸出。 3.具有防呆措施, 若是按鍵有效輸出連續(xù)超過 10 秒, 就會做復(fù)位。 4.環(huán)境調(diào)適功能，可隨環(huán)境的溫濕度變化調(diào)整參考值，確保按鍵判斷工作正常。 5.可分辨水與手指的差異，對水漫與水珠覆蓋按鍵觸摸盤，仍可正確判斷按鍵動作。但水不可於按鍵觸摸盤上形成“水柱”，若如此則如同手按鍵一般，會有按鍵承認(rèn)輸出。 6.內(nèi)建 LDO 及抗電源雜訊的處理程序，對電源漣波的干擾有很好的耐受能力。 7.不使用的按鍵請接地，避免太過靈敏而產(chǎn)生誤動。 聯(lián)系人：許碩 QQ：191 888 5898 聯(lián)系電話：188 9858 2398（微信）
標(biāo)簽： KEYS 3708 SOP 16 BM VK 抗干擾 防水 省電
上傳時間： 2019-08-08
上傳用戶：szqxw1688
在互補式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標(biāo)簽： Protection CMOS ESD ICs in
上傳時間： 2020-06-05
上傳用戶：shancjb
設(shè)計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計電路優(yōu)劣的一項重要指標(biāo)，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進(jìn)修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範(fàn)也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進(jìn)而才可設(shè)計出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
這是最近蒐集資料找到的Java PSO Swarm 大家可以下載回去參考使用 理面文件有原出處以及作者 請大家要記得尊重版權(quán)
上傳時間： 2014-12-22
上傳用戶：李夢晗
抄電 力 線 載 波 擴 頻 通 信 技 術(shù) —— 多表抄控管理解決方案 表系統(tǒng)方案
標(biāo)簽： 方案 系統(tǒng)方案
上傳時間： 2016-12-24
上傳用戶：coeus
Lattice 公 司 把 當(dāng) 今 兩 種 最 新 的 系 統(tǒng) 設(shè) 計 技 術(shù)，VHDL 和 在 系 統(tǒng) 可 編 程 ( ISP ) 邏 輯 器 件 聯(lián) 系 在 一 起， 構(gòu) 成 了isp-VHDl Viewlogic 系 統(tǒng)。isp-VHDL 是 進(jìn) 行 電 子 系 統(tǒng) 設(shè) 計 的 強 有 力 的 工 具， 使 用 它 可 以 加 快 設(shè) 計 產(chǎn) 品 投 放 市 場 的 時 間。 isp-VHDL Viewlogic 軟 件 能 用 于 各 種 邏 輯 設(shè) 計， 這 套 軟 件 具 有 功 能 強 大 的 VHDL 綜 合、原 理 圖 輸 入、功 能 與 時 序 仿 真、ispDS+ 適 配 器 和 ispDOWNLOAD 能 力。
標(biāo)簽： Lattice
上傳時間： 2014-01-06
上傳用戶：luopoguixiong
摘! 要! 數(shù)字版權(quán)保護(hù)技術(shù)已成為數(shù)字網(wǎng)絡(luò)環(huán)境下 數(shù) 字 內(nèi) 容 交 易 和 傳 播 的 重 要 技 術(shù)#用 于 保 護(hù) 數(shù) 字 內(nèi) 容 的 版 權(quán)控制數(shù)字內(nèi)容的使用和傳播9文章在闡述數(shù)字版權(quán)保 護(hù) 技 術(shù) 基 本 概 念 和 系 統(tǒng) 體 系 結(jié) 構(gòu) 的 基 礎(chǔ) 上 #主 要 圍 繞 權(quán) 利 描述&使用控制&合理使用&權(quán)利轉(zhuǎn)移和可信執(zhí)行等關(guān)鍵問題#分析其研究現(xiàn)狀#論述 已 有 技 術(shù) 在 處 理 這 些 問 題 上 的 優(yōu)勢和不足#并探討了未來的研究方向
標(biāo)簽： 數(shù)字版權(quán) 保護(hù)技術(shù) 控制 數(shù)字
上傳時間： 2013-12-29
上傳用戶：yxgi5
網(wǎng)絡(luò)奇技贏巧大搜捕
標(biāo)簽： 網(wǎng)絡(luò)
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊-4.31G 網(wǎng)絡(luò)奇技贏巧大搜捕.pdf
標(biāo)簽： 網(wǎng)絡(luò)
上傳時間： 2013-07-25
上傳用戶：小寶愛考拉
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
