本論文來(lái)自于863項(xiàng)目基于光互連自組織內(nèi)存服務(wù)體系(簡(jiǎn)稱(chēng)MemoryBox)。本文主要研究Memory Box系統(tǒng)中基于可重配置計(jì)算架構(gòu)，軟硬件攜同設(shè)計(jì)方法，在XILINX VIRTEX 2 Pro FPGA上設(shè)計(jì)實(shí)現(xiàn)嵌入式系統(tǒng)。由于嵌入式系統(tǒng)是Memory Box工作的平臺(tái)，所以硬件應(yīng)具有良好的擴(kuò)展性、靈活性，軟件應(yīng)具有優(yōu)良的穩(wěn)定性。在硬件平臺(tái)選型時(shí)，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開(kāi)發(fā)板。嵌入式系統(tǒng)軟硬件開(kāi)發(fā)平臺(tái)選用的是Xilinx EDK、ISE。內(nèi)核移植所用的交叉開(kāi)發(fā)工具鏈為powerpc-405-linux-gnu。該交叉開(kāi)發(fā)工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺(tái)下。 本論文主要包括三部分工作：首先是硬件設(shè)計(jì)，其核心是EDK和ISE設(shè)計(jì)的SOPC工程；然后是嵌入式LINUX內(nèi)核移植與調(diào)試；最后完成存儲(chǔ)管理軟件的設(shè)計(jì)。完全用硬件實(shí)現(xiàn)系統(tǒng)要求的各種存儲(chǔ)管理功能極其困難。而通過(guò)移植內(nèi)核，存儲(chǔ)管理軟件以運(yùn)行在Linux內(nèi)核上的應(yīng)用軟件的形式實(shí)現(xiàn)了其功能。存儲(chǔ)管理軟件要解決共享沖突，負(fù)載均衡，遠(yuǎn)程內(nèi)存與本地內(nèi)存的地址一致性以及對(duì)海量?jī)?nèi)存陣列的重新編址等問(wèn)題，設(shè)計(jì)出較完善的Memory Box的存儲(chǔ)管理模型。
標(biāo)簽： FPGA 嵌入式系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶(hù)：tyler
本文利用Verilog HDL語(yǔ)言在FPGA上實(shí)現(xiàn)IC總線(xiàn)的規(guī)范，又簡(jiǎn)要介紹了Quartus Ⅱ設(shè)計(jì)環(huán)境和設(shè)計(jì)方法，以及FPGA的設(shè)計(jì)流程。在此基礎(chǔ)上，重點(diǎn)介紹了I
標(biāo)簽： FPGA I2C 總線(xiàn)控制器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ajaxmoon
uclinux表示micro-control linux.即“微控制器領(lǐng)域中的Linux系統(tǒng)”，是Lineo公司的主打產(chǎn)品，同時(shí)也是開(kāi)放源碼的嵌入式Linux的典范之作。uCLinux主要是針對(duì)目標(biāo)處理器沒(méi)有存儲(chǔ)管理單元MMU（Memory Management Unit）的嵌入式系統(tǒng)而設(shè)計(jì)的。它已經(jīng)被成功地移植到了很多平臺(tái)上。由于沒(méi)有MMU，其多任務(wù)的實(shí)現(xiàn)需要一定技巧。
標(biāo)簽： uClinux
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：天大地大
VMWare是一個(gè)“虛擬機(jī)”軟件。它使你可以在一臺(tái)機(jī)器上同時(shí)運(yùn)行二個(gè)或更多WIN2000 / WINNT / WIN9X / DOS / LINUX系統(tǒng)。 與“多啟動(dòng)”系統(tǒng)相比，VMWare采用了完全不同的概念。多啟動(dòng)系統(tǒng)在一個(gè)時(shí)刻只能運(yùn)行一個(gè)系統(tǒng)，在系統(tǒng)切換時(shí)需要重新啟動(dòng)機(jī)器。VMWare是真正“同時(shí)”運(yùn)行，多個(gè)操作系統(tǒng)在主系統(tǒng)的平臺(tái)上，就象Word / Excel那種標(biāo)準(zhǔn)Windows應(yīng)用程序那樣切換。
標(biāo)簽： Vmware
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：ezgame
VMWare 是一個(gè)“虛擬 PC”軟件。它使你可以在一臺(tái)機(jī)器上同時(shí)運(yùn)行二個(gè)或更多Windows、DOS、LINUX 系統(tǒng)。與“多啟動(dòng)”系統(tǒng)相比，VMWare采用了完全不同的概念。多啟動(dòng)系統(tǒng)在一個(gè)時(shí)刻只能運(yùn)行一個(gè)系統(tǒng)，在系統(tǒng)切換時(shí)需要重新啟動(dòng)機(jī)器。VMWare 是真正“同時(shí)”運(yùn)行，多個(gè)操作系統(tǒng)在主系統(tǒng)的平臺(tái)上，就象標(biāo)準(zhǔn) Windows 應(yīng)用程序那樣切換。而且每個(gè)操作系統(tǒng)你都可以進(jìn)行虛擬的分區(qū)、配置而不影響真實(shí)硬盤(pán)的數(shù)據(jù)，你甚至可以通過(guò)網(wǎng)卡將幾臺(tái)虛擬機(jī)用網(wǎng)卡連接為一個(gè)局域網(wǎng)，極其方便。
標(biāo)簽： VMwareWorkstation cniter com
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：debuchangshi
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿(mǎn)足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專(zhuān)用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
標(biāo)簽： 圖像處理 算法研究 硬件設(shè)計(jì)
上傳時(shí)間： 2013-05-30
上傳用戶(hù)：水瓶kmoon5
雷達(dá)信號(hào)模擬技術(shù)和現(xiàn)代雷達(dá)技術(shù)的發(fā)展息息相關(guān)。雷達(dá)信號(hào)模擬設(shè)備可以仿真出各種符合實(shí)驗(yàn)要求的目標(biāo)信號(hào)來(lái)，直接注入雷達(dá)來(lái)對(duì)雷達(dá)進(jìn)行試驗(yàn)，極大的方便了雷達(dá)的設(shè)計(jì)與調(diào)試。 本課題主要研究利用FPGA實(shí)現(xiàn)線(xiàn)性調(diào)頻脈沖壓縮雷達(dá)目標(biāo)信號(hào)的模擬。全文的內(nèi)容如下： 首先詳細(xì)闡述了線(xiàn)性調(diào)頻(LFM)脈沖壓縮雷達(dá)脈沖壓縮原理，分析了線(xiàn)性調(diào)頻脈沖信號(hào)的特點(diǎn)，討論和比較了匹配濾波數(shù)字實(shí)現(xiàn)的兩種算法：時(shí)域?qū)崿F(xiàn)和頻域?qū)崿F(xiàn)。 其次在對(duì)常用雷達(dá)信號(hào)模擬方法探討的基礎(chǔ)上，提出基于FPGA的線(xiàn)性調(diào)頻脈沖壓縮雷達(dá)目標(biāo)視頻信號(hào)模擬器的系統(tǒng)設(shè)計(jì)，對(duì)點(diǎn)目標(biāo)、多目標(biāo)和延展目標(biāo)等情況下的目標(biāo)信號(hào)進(jìn)行建模，針對(duì)設(shè)定目標(biāo)參數(shù)完成了目標(biāo)信號(hào)的波形仿真，并完成基于頻域?qū)崿F(xiàn)方法的線(xiàn)性調(diào)頻脈沖壓縮雷達(dá)數(shù)字匹配濾波算法的設(shè)計(jì)及仿真。 最后，在Quartus Ⅱ 6.0平臺(tái)上，完成模擬器中脈沖壓縮等信號(hào)處理部分基于Verilog HDL 語(yǔ)言的軟件設(shè)計(jì)及功能、時(shí)序仿真，并完成了相關(guān)硬件的設(shè)計(jì)。
標(biāo)簽： 線(xiàn)性 調(diào)頻 脈沖壓縮 視頻信號(hào)
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：squershop
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶(hù)數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過(guò)程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度：①用高精度相位天線(xiàn)、差分技術(shù)等通過(guò)提高硬件成本獲取高精度；②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中，后者相對(duì)于前者在滿(mǎn)足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間，傳統(tǒng)CPU往往不能滿(mǎn)足實(shí)時(shí)性的要求，而FPGA以其快速并行計(jì)算越來(lái)越受到青睞。 本文在FPGA平臺(tái)上，根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想，由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計(jì)算減小定位誤差，實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開(kāi)發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過(guò)串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過(guò)LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過(guò)程中，利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算，以此簡(jiǎn)化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過(guò)程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì)，并通過(guò)Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計(jì)的卡爾曼濾波器收斂性好，定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上，實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿(mǎn)足實(shí)時(shí)性的基礎(chǔ)上，通過(guò)IP核、模塊的分時(shí)復(fù)用和樹(shù)狀結(jié)構(gòu)節(jié)省資源，實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái)，采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線(xiàn)，一共使用44438個(gè)邏輯資源，時(shí)鐘頻率達(dá)到100MHZ以上，滿(mǎn)足實(shí)時(shí)性信號(hào)處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：二驅(qū)蚊器
自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱(chēng)方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線(xiàn)；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：xaijhqx
Cadence OrCAD 10.5, 讓PCB的設(shè)計(jì)進(jìn)入更細(xì)節(jié)階段。與PSpice結(jié)合可應(yīng)用于在Allegro平臺(tái)上。此套組系為一完整涵蓋前端至后端、使用微軟視窗平臺(tái)的流程，可以供印刷電路板(PCB) 設(shè)計(jì)師透過(guò)工具整合與程式自動(dòng)化改善生產(chǎn)力
上傳時(shí)間： 2013-06-07
上傳用戶(hù)：225588
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
