<strike id="igiky"></strike>
重點(diǎn)討論芯片級和PCB級射頻電路設(shè)計(jì)和測試中經(jīng)常遇到的阻抗匹配、接地、單端到差分轉(zhuǎn)換、容差分析、噪聲與增益和靈敏度、非線性和雜散波等關(guān)鍵問題。
標(biāo)簽： 射頻電路 芯片設(shè)計(jì)
上傳時間： 2013-10-30
上傳用戶：924484786
一、電阻 電阻在電路中用“R”加數(shù)字表示，如：R15表示編號為15的電阻。電阻在電路中的主要作用為分流、限流、分壓、偏置、濾波（與電容器組合使用）和阻抗匹配等。
標(biāo)簽： 電子工程師 基礎(chǔ)知識 常用元器件
上傳時間： 2013-11-23
上傳用戶：非洲之星
DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡體和繁體版, 趕快下載來看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時間： 2013-10-19
上傳用戶：小眼睛LSL
DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡體和繁體版, 趕快下載來看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時間： 2013-10-07
上傳用戶：a67818601
頻率特征測試儀是用來測量電路傳輸特性和阻抗特性的儀器，簡稱掃頻儀。掃頻信號源是掃頻儀的主要功能部件，作用是產(chǎn)生測量用的正弦掃頻信號，其 掃頻范圍可調(diào)，輸出信號幅度等幅。本設(shè)計(jì)采用DDS（數(shù)字頻率合成技術(shù)）產(chǎn)生掃頻信號，以Xilinx FPGA為控制核心，通過A/D和D/A等接口電路，實(shí)現(xiàn)掃頻信號頻率的步進(jìn)調(diào)整、幅度與相位的測量，創(chuàng)新的使用了計(jì)算機(jī)軟件作為儀器面板來顯示被測網(wǎng)絡(luò) 幅頻特性與相頻特性，并且測試結(jié)果可保存到各種存儲介質(zhì)中。
標(biāo)簽： FPGA PCB 數(shù)字存儲 掃頻儀
上傳時間： 2013-11-03
上傳用戶：w50403
我司工程部編寫的簡單的要求
上傳時間： 2014-12-08
上傳用戶：王楚楚
DesignSpark PCB是功能強(qiáng)勁的**免費(fèi)正版**PCB設(shè)計(jì)工具。 它具有兩個主要功能：原理圖制作和印刷電路板布局，亦可以連接到業(yè)界標(biāo)準(zhǔn)的Spice模擬器進(jìn)行模擬。 DesignSpark PCB具計(jì)算線路阻抗值的設(shè)計(jì)計(jì)算器，和產(chǎn)生三維視覺效果，能夠給用家以3D的形式觀看屬于你的印刷電路板設(shè)計(jì)。
標(biāo)簽： DesignSpark DS-PCB PCB v3
上傳時間： 2014-01-20
上傳用戶：283155731
高頻PCB設(shè)計(jì)中傳輸線的阻抗控制非常重要，此軟件很方便的計(jì)算各種類型阻抗值，方便PCB設(shè)計(jì)，此軟件版權(quán)所有，建議購買正版。
上傳時間： 2013-10-17
上傳用戶：yuhaihua_tony
“地”通常被定義為一個等位點(diǎn)，用來作為兩個或更多系統(tǒng)的參考電平。信號地的較好定義是一個低阻抗的路徑，信號電流經(jīng)此路徑返回其源。我們主要關(guān)心的是電流，而不是電壓。在電路中具有有限阻抗的兩點(diǎn)之間存在電壓差，電流就產(chǎn)生了。在接地結(jié)構(gòu)中的電流路徑?jīng)Q定了電路之間的電磁耦合。因?yàn)殚]環(huán)回路的存在，電流在閉環(huán)中流動，所以產(chǎn)生了磁場。閉環(huán)區(qū)域的大小決定著磁場的輻射頻率，電流的大小決定著噪聲的幅度。在實(shí)施接地方法時存在兩類基本方法：單點(diǎn)接地技術(shù)和多點(diǎn)接地技術(shù)。在每套方案中，又可能采用混合式的方法。針對某一個特殊的應(yīng)用，如何選擇最好的信號接地方法取決于設(shè)計(jì)方案。只要設(shè)計(jì)者依據(jù)電流流量和返回路徑的概念，就可以以同時采用幾種不同的方法綜合加以考慮
上傳時間： 2013-11-14
上傳用戶：pioneer_lvbo
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設(shè)計(jì)目標(biāo)：當(dāng)客戶使用內(nèi)存條時，8片分立器件不焊接；當(dāng)使用直接貼片分立內(nèi)存顆粒時，SODIMM內(nèi)存條不安裝。請問專家：1、在設(shè)計(jì)中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調(diào)換？ 2、對DDR2數(shù)據(jù)、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進(jìn)行匹配 和 通過一只49.9歐的電阻連接到0.9V進(jìn)行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數(shù)必須要達(dá)到那些指標(biāo)DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內(nèi)存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內(nèi)存顆粒，則物理上兩部分是連在一起的，若實(shí)際使用時，只安裝內(nèi)存條或只安裝8片內(nèi)存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內(nèi)存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構(gòu)成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應(yīng)該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實(shí)際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進(jìn)疊層？
上傳時間： 2013-10-21
上傳用戶：jjq719719
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
