我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設(shè)計目標(biāo)：當(dāng)客戶使用內(nèi)存條時，8片分立器件不焊接；當(dāng)使用直接貼片分立內(nèi)存顆粒時，SODIMM內(nèi)存條不安裝。請問專家：1、在設(shè)計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調(diào)換？ 2、對DDR2數(shù)據(jù)、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進(jìn)行匹配 和 通過一只49.9歐的電阻連接到0.9V進(jìn)行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數(shù)必須要達(dá)到那些指標(biāo)DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內(nèi)存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內(nèi)存顆粒，則物理上兩部分是連在一起的，若實(shí)際使用時，只安裝內(nèi)存條或只安裝8片內(nèi)存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內(nèi)存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構(gòu)成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應(yīng)該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實(shí)際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進(jìn)疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
RF設(shè)計中經(jīng)常遇到阻抗計算問題，Smith Chart是一種方便，直觀的實(shí)用方法
上傳時間： 2013-10-19
上傳用戶：hebmuljb
作者RICHARD CHI-HSI LI，結(jié)合自己20年RF設(shè)計經(jīng)驗(yàn)，整理的RF設(shè)計技術(shù)與經(jīng)驗(yàn)，工程性很強(qiáng)，從最基本的LNA、MIXERS、差分對等講起，涉及到阻抗匹配，接地，天線設(shè)計，RF系統(tǒng)分析，是一本很不錯的書。英文版
標(biāo)簽： RF設(shè)計 經(jīng)驗(yàn)
上傳時間： 2013-10-30
上傳用戶：ve3344
本書全面論述了信號完整性問題。主要講述了信號完整性和物理設(shè)計概論，帶寬、電感和特性阻抗的實(shí)質(zhì)含義，電阻、電容、電感和阻抗的相關(guān)分析，解決信號完整性問題的四個實(shí)用技術(shù)手段
上傳時間： 2013-11-14
上傳用戶：372825274
文中應(yīng)用電磁場全波仿真工具SIwave構(gòu)建信號跨層走線模型,從電源分配網(wǎng)絡(luò)(PDN)阻抗的角度分析了跨層走線對信號傳輸?shù)挠绊?同時使用添加電容的方法優(yōu)化信號傳輸路徑,并對電容的選取及其位置的確定進(jìn)行了研究,為PCB設(shè)計提供參考。
上傳時間： 2014-01-20
上傳用戶：448949
針對太浦閘監(jiān)控系統(tǒng)現(xiàn)場控制單元現(xiàn)場總線通信網(wǎng)絡(luò)存在的問題，根據(jù)現(xiàn)場勘測分析，得出可能導(dǎo)致此問題的原因有：網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)不合理、總線特性阻抗的連續(xù)性不好、系統(tǒng)保護(hù)措施不夠，提出了采用RS485 集線器來實(shí)現(xiàn)星型接法，使網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)合理，并通過其光電隔離的防雷的功能，加強(qiáng)系統(tǒng)的保護(hù)，同時在總線的終端串接電阻來改善總線特性阻抗的連續(xù)性，對原有現(xiàn)場總線通信網(wǎng)絡(luò)進(jìn)行改造。改造后系統(tǒng)運(yùn)行穩(wěn)定可靠，效果良好。
標(biāo)簽： 監(jiān)控系統(tǒng) 現(xiàn)場總線 可靠性研究 通信網(wǎng)絡(luò)
上傳時間： 2013-10-16
上傳用戶：agent
木紋狀的干擾 這種干擾的出現(xiàn)，輕微時不會淹沒正常圖像，而嚴(yán)重時圖像就無法觀看了(甚至破壞同步)。這種故障現(xiàn)象產(chǎn)生的原因較多也較復(fù)雜。大致有如下幾種原因：（1）視頻傳輸線的質(zhì)量不好，特別是屏蔽性能差（屏蔽網(wǎng)不是質(zhì)量很好的銅線網(wǎng)，或屏蔽網(wǎng)過稀而起不到屏蔽作用）。與此同時，這類視頻線的線電阻過大，因而造成信號產(chǎn)生較大衰減也是加重故障的原因。此外，這類視頻線的特性阻抗不是75Ω以及參數(shù)超出規(guī)定也是產(chǎn)生故障的原因之一。由于產(chǎn)生上述的干擾現(xiàn)象不一定就是視頻線不良而產(chǎn)生的故障，因此這種故障原因在判斷時要準(zhǔn)確和慎重。只有當(dāng)排除了其它可能后，才能從視頻線不良的角度去考慮。若真是電纜質(zhì)量問題，最好的辦法當(dāng)然是把所有的這種電纜全部換掉，換成符合要求的電纜，這是徹底解決問題的最好辦法。
標(biāo)簽： 圖像干擾
上傳時間： 2013-10-27
上傳用戶：Wwill
第一章 虛擬儀器及l(fā)abview入門 １．１ 虛擬儀器概述 １．２ labview是什么？ １．３ labview的運(yùn)行機(jī)制 １．３．１ labview應(yīng)用程序的構(gòu)成 １．３．２ labview的操作模板 １．４ labview的初步操作 １．４．１ 創(chuàng)建VI和調(diào)用子VI １．４．２ 程序調(diào)試技術(shù) １．４．３ 子VI的建立 １．５ 圖表（Chart）入門 第二章 程序結(jié)構(gòu) ２．１ 循環(huán)結(jié)構(gòu) ２．１．１ While 循環(huán) ２．１．２ 移位寄存器 ２．１．３ For循環(huán) ２．２ 分支結(jié)構(gòu)：Case ２．３ 順序結(jié)構(gòu)和公式節(jié)點(diǎn) ２．３．１ 順序結(jié)構(gòu) ２．３．２ 公式節(jié)點(diǎn) 第三章 數(shù)據(jù)類型：數(shù)組、簇和波形（Waveform） ３．１ 數(shù)組和簇 ３．２ 數(shù)組的創(chuàng)建及自動索引 ３．２．１ 創(chuàng)建數(shù)組 ３．２．２ 數(shù)組控制對象、常數(shù)對象和顯示對象 ３．２．３ 自動索引 ３．３ 數(shù)組功能函數(shù) ３．４ 什么是多態(tài)化（Polymorphism）? ３．５ 簇 ３．５．１ 創(chuàng)建簇控制和顯示 ３．５．２ 使用簇與子VI傳遞數(shù)據(jù) ３．５．３ 用名稱捆綁與分解簇 ３．５．４ 數(shù)組和簇的互換 ３．６ 波形（Waveform）類型 第四章 圖形顯示 ４．１ 概述 ４．２ Graph控件 ４．３ Chart的獨(dú)有控件 ４．４ XY圖形控件（XY Graph） ４．５ 強(qiáng)度圖形控件（Intensity Graph） ４．６ 數(shù)字波形圖控件（Digital Waveform Graph） ４．７ 3D圖形顯示控件（3D Graph） 第五章 字符串和文件I/ ５．１ 字符串 ５．２ 文件的輸入/輸出（I/O） ５．２．１ 文件 I/O 功能函數(shù) ５．２．２ 將數(shù)據(jù)寫入電子表格文 ５．３ 數(shù)據(jù)記錄文件（datalog file） 第六章 數(shù)據(jù)采集 ６．１ 概述 ６．１．１ 采樣定理與抗混疊濾波器 ６．１．２ 數(shù)據(jù)采集系統(tǒng)的構(gòu)成 ６．１．３ 模入信號類型與連接方式 ６．１．４ 信號調(diào)理 ６．１．５ 數(shù)據(jù)采集問題的復(fù)雜程度評估 ６．２ 緩沖與觸發(fā) ６．２．１ 緩沖（Buffers） ６．２．２ 觸發(fā)（Triggering） ６．３ 模擬I/O（Analog I/O） ６．３．１ 基本概念 ６．３．２ 簡單 Analog I/O ６．３．３ 中級Analog I/O ６．４ 數(shù)字I/O（Digital I/O） ６．５ 采樣注意事項(xiàng) ６．５．１ 采樣頻率的選擇 ６．５．２ ６．５．３ 多任務(wù)環(huán)境 ６．６ 附：PCI-MIO-16E-4數(shù)據(jù)采集卡簡介 第七章 信號分析與處理 ７．１ 概述 ７．２ 信號的產(chǎn)生 ７．３ 標(biāo)準(zhǔn)頻率 ７．４ 數(shù)字信號處理 ７．４．１ FFT變換 ７．４．２ 窗函數(shù) ７．４．３ 頻譜分析 ７．４．４ 數(shù)字濾波 ７．４．５ 曲線擬合 第八章 labview程序設(shè)計技巧 ８．１ 局部變量和全局變量 ８．２ 屬性節(jié)點(diǎn) ８．３ VI選項(xiàng)設(shè)置 第九章 測量專題 ９．１ 概述 ９．１．１ 模入信號類型與連接方式 ９．１．２ 信號調(diào)理 ９．２ 電壓測量 ９．３ 頻率測量 ９．４ 相位測量 ９．５ 功率測量 ９．６ 阻抗測量 ９．７ 示波器 ９．８ 波形記錄與回放 ９．９ 元件伏安特性的自動測試 ９．１０ 掃頻儀 ９．１１ 函數(shù)發(fā)生器 ９．１２ 實(shí)驗(yàn)數(shù)據(jù)處理 ９．１３ 頻域分析 ９．１４ 時域分析 第十章 網(wǎng)絡(luò)與通訊 第十一章 儀器控制
上傳時間： 2013-11-06
上傳用戶：15070202241
第1章 微帶扇形偏置電路基本理論之一 1 第2章 扇形微帶偏置理論之二 4 第3章 利用ADS仿真設(shè)計扇形微帶偏置的整個過程 6 3.1 計算10GHz時四分之一波長高阻線（假設(shè)設(shè)計阻抗為100歐）的長度和寬度。 7 3.2 將高阻線和扇形微帶放入電路中，并仿真和優(yōu)化（注意優(yōu)化的變量都有哪些） 7 3.3 仿真結(jié)果分析（關(guān)鍵） 9 3.4 生成版圖 10 3.5 導(dǎo)出到autoCAD中并填充 11 第4章 有助于加深理解扇形微帶偏置原理的ADS仿真分析 11 4.1 單根四分之一波長微帶線的仿真 11 4.2 四分之一波長微帶線+扇形微帶線的仿真 12 4.3 我的理解 12
標(biāo)簽： ADS 詳細(xì)設(shè)計 過程
上傳時間： 2013-10-15
上傳用戶：lanhuaying
第一章 微波集成電路傳輸線 第二章 微波集成電路的主要元件 第三章 微波集成電路的貼氧體器件 第四章 微波集成電路的濾波器 第五章 阻抗變換器、耦合器和功率分配器 第六章 微波集成的噪聲放大器 第七章 微波集成變頻器 第八章 集成微波固態(tài)源 第九章 微波集成控制電路
標(biāo)簽： 集成電路設(shè)計 家
上傳時間： 2013-11-07
上傳用戶：jiwy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
