PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-11-17
上傳用戶:cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間: 2013-10-29
上傳用戶:1234xhb
•1-1 傳輸線方程式 •1-2 傳輸線問題的時域分析 •1-3 正弦狀的行進波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時間: 2013-10-21
上傳用戶:fhzm5658
傳輸線理論與阻抗匹配 傳輸線理論
上傳時間: 2013-10-22
上傳用戶:squershop
半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為 PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array 雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內部的晶片,圖三是以顯微鏡將內部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED,也就是發光二極體,其內部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經由銲線連接正極的腳。當LED通過正向電流時,晶片會發光而使LED發亮,如圖六所示。 半導體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節中將簡介這兩段的製造程序。
上傳時間: 2013-11-04
上傳用戶:372825274
OI-MD系統 龍門銑床 雖然有點長,但是對對數控感興趣的朋友有幫助,喜歡數控的可以耐心看看,肯定很學到很多!
上傳時間: 2014-01-17
上傳用戶:zxc23456789
信陽華豫電廠一期工程(2×300MW)燃煤機組輔助車間控制系統(BOP)覆蓋了水、煤、灰等共11個輔助車間子系統的監控,下設補給水、精處理、干除灰、電除塵、制氫站、除灰渣、輸煤程控等八個就地監控點,集中監控點設在主機集控室里,設有3臺冗余獨立的具有開發功能的操作員站,打破了傳統的全廠輔助車間運行管理模式,真正實現了投資方減員增效的要求和目的。本項目由武漢力特自控科技發展有限公司承建,在承包商和投資方的共同努力下,整個項目周期歷時2個月零21天順利按計劃完成,在整個實施過程中,邊發電邊改造創造了零事故、不斷電、不停機的改造優秀成績,特別是實施過程中投資方和承包商的領導提出“確保安全發電第一”的指示起到重要作用,自2007年7月正式移交生產運行以來,控制系統運行情況良好,新的管理模式帶來了明顯安全經濟效益,提升了全廠運行管理水平。
上傳時間: 2013-10-13
上傳用戶:座山雕牛逼
特點 精確度0.1%滿刻度±1位數 可直接量測交直流電壓(AC/DC 20~265V)無需另接電源 精密濾波整流,均方根值校正 尺寸小(24x48x50mm),穩定性 分離式端子,配線容易 CE認證
上傳時間: 2013-11-05
上傳用戶:gaome
【摘 要】目的探討嗅球成鞘細胞(OECs)在坐骨神經損傷后促進神經功能恢復中的作用。方法SD大鼠30只隨機分成對照生理鹽水(SAL)組和實驗(OECs)組,采用硅膠管套接大鼠切斷的坐骨神經,硅膠管內對照組給予SAL,實驗組給予培養成活的新生大鼠OECs懸液,分別于術后30或90天,應用電生理檢測、HRP逆行示蹤法及軸突圖像分析檢測損傷的神經在電傳導軸漿運輸、髓鞘再生等方面的恢復情況。 結果 術后30和90天,OECs組與SAL組比較:①OECs組損傷側下肢復合肌肉動作電位(CMAP)的潛伏期(LAT)分別縮短了0160ms和0156ms;神經傳導速度分別加快了6.42mös和5.36mös;波幅分別增加了3.92mv和5.84mv;②OECs組損傷側脊髓前角HRP陽性細胞率分別增加了11.63%和25.01%;③OECs組坐骨神經纖維數目分別增加了1047個ömm2和1422個ömm2;神經髓鞘厚度分別增加了0.43Lm和0.63Lm。 結論 嗅球成鞘細胞對周圍神經損傷后的神經功能恢復有積極的促進作用。【關鍵詞】 周圍神經 損傷 嗅球成鞘細胞 功能恢復
標簽: 中的作用
上傳時間: 2013-11-07
上傳用戶:ifree2016
我近期計劃陸續整理出以下幾個方面的學習筆記:初學 ModelSimSE 時被迷糊了幾天的若干概念;在 ModelSimSE 中添加 ALTERA 仿真庫的詳細步驟;用 ModelSimSE 進行功能仿真和時序仿真的方法(ALTERA 篇);ModelSimSE 中常用到的幾個命令及 DO文件的學習筆記;近來學到的幾招 TestBench 的技巧
上傳時間: 2013-10-13
上傳用戶:18602424091