<strike id="jxevc"><legend id="jxevc"></legend></strike>
新型智慧驅(qū)動器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器
標簽： 驅(qū)動 開關(guān)電源 同步整流器
上傳時間： 2013-06-05
上傳用戶：eeworm
專輯類-執(zhí)行器件相關(guān)專輯-43冊-296M 內(nèi)置譯碼器的步進電機微步進驅(qū)動芯片.pdf
上傳時間： 2013-04-24
上傳用戶：tianjinfan
專輯類-機械五金類專輯-84冊-3.02G 包裝工程設(shè)計手冊-590頁-10.7M.pdf
上傳時間： 2013-07-05
上傳用戶：pinksun9
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 基于USB的串行通信軟硬件設(shè)計-41頁-0.8M.pdf
上傳時間： 2013-07-19
上傳用戶：yatouzi118
采用軟件校正的TMS320f2812內(nèi)置ADC采樣值方案
上傳時間： 2013-08-02
上傳用戶：wang5829
臺灣成功大學(xué)的關(guān)于無人機自動駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機速度控制器設(shè)計與實現(xiàn) 無人飛行船自主性控制設(shè)計與實現(xiàn) 無人飛行載具導(dǎo)引飛控整合自動駕駛儀參數(shù)選取之研究 無人飛行載具導(dǎo)引飛控之軟體與硬體模擬
標簽： lunwen
上傳時間： 2013-08-03
上傳用戶：luominghua
超聲波電機(Ultrasonic Motor簡稱USM)是八十年代發(fā)展起來的新型微電機。本文針對超聲波電機及其控制技術(shù)的研究現(xiàn)狀和發(fā)展趨勢,以我國研究技術(shù)相對比較成熟并有產(chǎn)業(yè)化前景的行波超聲波電機(Traveling-wave Ultrasonic Motor簡稱TUSM)的伺服控制技術(shù)為研究對象,以直徑60mm的行波超聲波電機TUSM60為研究實例,在特性測試、動穩(wěn)態(tài)性能分析,辨識模型建立、控制策略與控制算法的選擇與實現(xiàn)等方面展開研究。本論具體的研究內(nèi)容為： 在分析超聲波電機研究歷史和現(xiàn)狀的基礎(chǔ)上,結(jié)合國內(nèi)外超聲波電機特別是行波超聲波電機控制技術(shù)的發(fā)展趨勢,重點論述了行波超聲波電機及其驅(qū)動控制技術(shù)的研究進展。 介紹行波超聲波電機的基本結(jié)構(gòu),并從該電機的主要理論基礎(chǔ)--壓電原理、行波合成、接觸模型出發(fā),分析了行波超聲波電機定子質(zhì)點的運動方程.并結(jié)合定轉(zhuǎn)子摩擦接觸特點,分析了行波超聲波電機的運行機理。 根據(jù)對行波超聲波電機測試和高精度控制的要求,研制出基于雙DSP和FPGA的超聲波電機高性能測試控制平臺。其中控制核心采用了雙DSP結(jié)構(gòu),可以在對行波超聲波電機進行控制的同時,將必要的參數(shù)讀取出來進行分析和研究。為行波超聲波電機瞬態(tài)特性分析以及控制策略、控制算法的深入研究打下了基礎(chǔ)。 對電機的瞬態(tài)、穩(wěn)態(tài)特性進行的測試,可以分析驅(qū)動頻率、電壓以及相位差等調(diào)節(jié)量對電機輸出的影響。在此基礎(chǔ)上進一步對行波超聲波電機的調(diào)節(jié)方式、控制算法選擇方面進行分析,并得到相應(yīng)結(jié)論。 通過對實驗數(shù)據(jù)的總結(jié)和歸納,利用系統(tǒng)辨識中的非參數(shù)方法,建立在特定頻率條件下的近似線性模型。在行波超聲波電機工作范圍內(nèi),辨識若干組不同頻率條件下的近似線性模型,將這些模型的參數(shù)進行二維或三維擬合,可以得到一個關(guān)于行波超聲波電機傳遞函數(shù)的模型。辨識模型的建立為合理的選擇和優(yōu)化控制參數(shù),控制效果的驗證等提供了行之有效的手段。 在對行波超聲波電機的速度控制、位置控制展開的研究中.首先利用遺傳算法對常規(guī)PI恒轉(zhuǎn)速控制的控制參數(shù)整定及修正方法進行了研究；利用神經(jīng)元的在線自學(xué)習(xí)能力,研究和設(shè)計單神經(jīng)元PID-PI轉(zhuǎn)速控制器,提高控制系統(tǒng)對電機非線性和時變性的適應(yīng)能力；為了消除在伺服控制中,單一調(diào)節(jié)量(驅(qū)動頻率)情況下,低轉(zhuǎn)速的跳躍問題,研究和討論了多調(diào)節(jié)量分段控制方法,并利用模糊控制對控制方法的有效性進行了驗證；在位置控制中,利用轉(zhuǎn)速控制研究的結(jié)果,研究和設(shè)計了位置--速度雙環(huán)(串級)控制器,實現(xiàn)了電機高精度位置伺服控制。 通過對已有控制系統(tǒng)的改進和簡化,設(shè)計和研制了具有實用化價值行波超聲波電機控制器：并將研究成果應(yīng)用于針對核磁成像設(shè)備而設(shè)計的行波超聲波電機隨動控制系統(tǒng)中,同時嘗試了將該控制器用于高精度X-Y兩維定位平臺。
上傳時間： 2013-07-13
上傳用戶：mpquest
CH452是數(shù)碼管顯示驅(qū)動和鍵盤掃描控制芯片。CH452 內(nèi)置時鐘振蕩電路，可以動態(tài)驅(qū)動8 位數(shù) 碼管或者64 位LED，具有BCD 譯碼、閃爍、移位、段位尋址、光柱譯碼等功能；同時還可以進行64 鍵的鍵盤掃描；CH452 通過可以級聯(lián)的4線串行接口或者2 線串行接口與單片機等交換數(shù)據(jù)；并且可 以對單片機提供上電復(fù)位信號。
上傳時間： 2013-06-08
上傳用戶：奇奇奔奔
并行總線PATA從設(shè)計至今已快20年歷史，如今它的缺陷已經(jīng)嚴重阻礙了系統(tǒng)性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領(lǐng)域廣泛應(yīng)用，但國內(nèi)尚無獨立研發(fā)的面向FPGA的SATAIP CORE，在這樣的條件下設(shè)計面向FPGA應(yīng)用的SATA IP CORE具有重要的意義。 本論文對協(xié)議進行了詳細的分析，建立了SATA IP CORE的層次結(jié)構(gòu)，將設(shè)備端SATA IP CORE劃分成應(yīng)用層、傳輸層、鏈路層和物理層；介紹了實現(xiàn)該IPCORE所選擇的開發(fā)工具、開發(fā)語言和所選用的芯片；在此基礎(chǔ)上著重闡述協(xié)議IP CORE的設(shè)計，并對各個部分的設(shè)計予以分別闡述，并編碼實現(xiàn)；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現(xiàn)了1.5Gbps的串行傳輸鏈路；設(shè)計滿足協(xié)議需求、適合FPGA設(shè)計的并行結(jié)構(gòu)，實現(xiàn)了多狀態(tài)機的協(xié)同工作：在高速設(shè)計中，使用了流水線方法進行并行設(shè)計，以提高速度，考慮到系統(tǒng)不同部分復(fù)雜度的不同，設(shè)計采用部分流水線結(jié)構(gòu)；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調(diào)試與測試，使得調(diào)試工作方便快捷、測試數(shù)據(jù)準確；嚴格按照SATA1.0a協(xié)議實現(xiàn)了SATA設(shè)備端IP CORE的設(shè)計。 最終測試數(shù)據(jù)表明，本論文設(shè)計的基于FPGA的SATA IP CORE滿足協(xié)議需求。設(shè)計中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點，在固態(tài)電子硬盤SSD(Solid-State Disk)開發(fā)中應(yīng)用本設(shè)計，將使開發(fā)變得方便快捷，更能夠適應(yīng)市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
