Wolfgang Mauerer，資深Linux專家，有數(shù)十年Linux開發(fā)經(jīng)驗(yàn)。從1997年最初發(fā)表關(guān)于內(nèi)核的系列文章開始，他就醉心于解釋Linux核心的內(nèi)部機(jī)制、編寫相關(guān)的文檔。此外，他還著有LaTeX排版方面的圖書，其撰寫的大量文章已經(jīng)被翻譯成7種語(yǔ)言。
標(biāo)簽： Linux 內(nèi)核 架構(gòu) 英文
上傳時(shí)間： 2013-07-17
上傳用戶：面具愛人丿
測(cè)試儀廣泛應(yīng)用于國(guó)民經(jīng)濟(jì)和國(guó)防建設(shè)的各個(gè)領(lǐng)域，是科研和生產(chǎn)不可或缺的重要裝備之一。其工作原理是由信號(hào)發(fā)生裝置向被測(cè)對(duì)象發(fā)送激勵(lì)信號(hào)，同時(shí)由信號(hào)采集與處理裝置通過傳感器采集被測(cè)對(duì)象的響應(yīng)信號(hào)，并送到上位機(jī)進(jìn)行數(shù)據(jù)分析和處理。本文研究采用靈活的現(xiàn)場(chǎng)可編程邏輯陣列FPGA為核心，協(xié)調(diào)整個(gè)儀器的運(yùn)轉(zhuǎn)，并采用先進(jìn)的USB總線技術(shù)，將信號(hào)發(fā)生、信號(hào)采集與處理有機(jī)地集成為一體的多功能測(cè)試儀。 本文的第一章介紹了測(cè)試儀及其研究應(yīng)用現(xiàn)狀，根據(jù)儀器的成本、便攜性和通用性要求不斷提高的發(fā)展趨勢(shì)，提出了本課題的研究任務(wù)和關(guān)鍵技術(shù)； 第二章從硬件和軟件兩個(gè)方面討論了測(cè)試儀的總體設(shè)計(jì)方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個(gè)功能模塊的硬件設(shè)計(jì)； 第三章討論了USB模塊相關(guān)的軟件設(shè)計(jì)，其中包含USB固件設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)和客戶應(yīng)用程序設(shè)計(jì)三個(gè)方面的內(nèi)容，詳細(xì)論述了各部分軟件的架構(gòu)和主要功能模塊的實(shí)現(xiàn)。 第四章討論了主控器FPGA的設(shè)計(jì)，是本文的核心部分。先從總體上介紹了FPGA的設(shè)計(jì)方案，然后從MCU模塊、信號(hào)采集模塊、信號(hào)發(fā)生模塊三部分具體描述了其實(shí)現(xiàn)方式。軟件設(shè)計(jì)上采用了模塊化的設(shè)計(jì)思想，使得結(jié)構(gòu)清晰，可讀性強(qiáng)，易于進(jìn)一步開發(fā)；并且靈活的使用了有限狀態(tài)機(jī)，大大提高了程序的穩(wěn)定性和運(yùn)行效率。 第五章介紹了DSP模塊的設(shè)計(jì)，討論了波形生成的原理及實(shí)現(xiàn)，并提出了與FPGA接口的方式。 第六章詳細(xì)描述了實(shí)驗(yàn)的步驟和結(jié)果，分別從單通道采樣和多通道采樣兩方面實(shí)驗(yàn)，驗(yàn)證了儀器的性能和設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-06-25
上傳用戶：moqi
密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算，和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比，F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本文主要設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的各種矩陣運(yùn)算模塊。 本文首先介紹了矩陣運(yùn)算的特點(diǎn)和原理，接著討論了FPGA浮點(diǎn)運(yùn)算單元的VHDL設(shè)計(jì)方法，在此基礎(chǔ)上，設(shè)計(jì)了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運(yùn)算模塊，給出矩陣階數(shù)擴(kuò)大時(shí)各種矩陣運(yùn)算的分塊實(shí)現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結(jié)果比較，分析了運(yùn)算精度、時(shí)間復(fù)雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺(tái)上進(jìn)行了調(diào)試和測(cè)試，并通過USB接口將矩陣運(yùn)算結(jié)果送入PC機(jī)，驗(yàn)證了基于FPGA矩陣運(yùn)算的正確性和可行性。最后對(duì)矩陣求逆模塊在雷達(dá)信號(hào)中的應(yīng)用作了簡(jiǎn)單介紹。
上傳時(shí)間： 2013-07-20
上傳用戶：561596
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測(cè)頻系統(tǒng)使用時(shí)鐘的提高，測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測(cè)頻方法，±1個(gè)計(jì)數(shù)誤差始終是限制測(cè)頻精度進(jìn)一步提高的一個(gè)重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測(cè)頻方法的優(yōu)缺點(diǎn)。通過分析±1個(gè)計(jì)數(shù)誤差的來源得出了一種新的測(cè)頻方法：檢測(cè)被測(cè)信號(hào)，時(shí)基信號(hào)的相位，當(dāng)相位同步時(shí)開始計(jì)數(shù)，相位再次同步時(shí)停止計(jì)數(shù)，通過相位同步來消除計(jì)數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測(cè)頻原理，已經(jīng)出現(xiàn)了等精度的測(cè)頻方法，但是還存在±1的計(jì)數(shù)誤差。因此，本文根據(jù)等精度測(cè)頻原理中閘門時(shí)間只與被測(cè)信號(hào)同步，而不與標(biāo)準(zhǔn)信號(hào)同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個(gè)計(jì)數(shù)誤差的來源，采用了全同步的測(cè)頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測(cè)頻原理方框圖，采用VHDL語(yǔ)言，成功的編寫出了設(shè)計(jì)程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對(duì)編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對(duì)構(gòu)成全同步數(shù)字頻率計(jì)的每一個(gè)模塊，給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：qqoqoqo
隨著現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)，由于其具有集成度高、體積小，可在線編程、開發(fā)周期短等優(yōu)點(diǎn)，因此FPGA被越來越多的應(yīng)用于數(shù)據(jù)采集與處理系統(tǒng)中。 論文首先簡(jiǎn)要介紹了數(shù)據(jù)采集與處理系統(tǒng)的現(xiàn)狀、存在的問題、以及發(fā)展的趨勢(shì)。本數(shù)據(jù)處理與傳輸系統(tǒng)采用了ALTERA公司的FPGA芯片，整個(gè)系統(tǒng)由數(shù)據(jù)采集模塊、異步FIFO模塊、FFT處理模塊、DMA控制模塊、總線接口模塊構(gòu)成。模擬信號(hào)送入后，經(jīng)AD芯片ADl672轉(zhuǎn)換成數(shù)字信號(hào)，送入異步FIFO中緩沖，然后進(jìn)行FFT處理。處理結(jié)果向PC104總線進(jìn)行DMA傳輸。整個(gè)系統(tǒng)做成擴(kuò)展卡的形式，直接插入PC104插槽內(nèi)。 在軟件方面，從系統(tǒng)功能實(shí)現(xiàn)的角度對(duì)軟件總體設(shè)計(jì)進(jìn)行規(guī)劃，采用模塊化的軟件設(shè)計(jì)方法使系統(tǒng)的各部分軟硬件更易于設(shè)計(jì)、實(shí)現(xiàn)和調(diào)整，文中對(duì)系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)中的關(guān)鍵問題進(jìn)行了較為詳細(xì)的描述。經(jīng)過系統(tǒng)分析、芯片選擇、軟硬件設(shè)計(jì)與編程調(diào)試，實(shí)現(xiàn)整個(gè)系統(tǒng)。達(dá)到了預(yù)期的目標(biāo)。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸 系統(tǒng)研究
上傳時(shí)間： 2013-07-15
上傳用戶：jcljkh
uclinux表示micro-control linux.即“微控制器領(lǐng)域中的Linux系統(tǒng)”，是Lineo公司的主打產(chǎn)品，同時(shí)也是開放源碼的嵌入式Linux的典范之作。uCLinux主要是針對(duì)目標(biāo)處理器沒有存儲(chǔ)管理單元MMU（Memory Management Unit）的嵌入式系統(tǒng)而設(shè)計(jì)的。它已經(jīng)被成功地移植到了很多平臺(tái)上。由于沒有MMU，其多任務(wù)的實(shí)現(xiàn)需要一定技巧。
標(biāo)簽： uClinux
上傳時(shí)間： 2013-06-13
上傳用戶：天大地大
KEILC51標(biāo)準(zhǔn)C編譯器為8051微控制器的軟件開發(fā)提供了C語(yǔ)言環(huán)境,同時(shí)保留了匯編代碼高效,快速的特點(diǎn)。C51編譯器的功能不斷增強(qiáng)， 使你可以更加貼近CPU本身，及其它的衍生產(chǎn)品。C51已被完全集成到uVision2的集成開發(fā)環(huán)境中，這個(gè)集成開發(fā)環(huán)境包含：編譯器，匯編器，實(shí)時(shí)操作系統(tǒng)，項(xiàng)目管理器，調(diào)試器。uVision2 IDE可為它們提供單一而靈活的開發(fā)環(huán)境。 C51 V7版本是目前最高效、靈活的8051開發(fā)平臺(tái)。它可以支持所有8051的衍生產(chǎn)品，也可以支持所有兼容的仿真器，同時(shí)支持其它第三 方
上傳時(shí)間： 2013-04-24
上傳用戶：cuiyashuo
1.打開功能是專門用于對(duì)C語(yǔ)言文件自動(dòng)提取顯示所需要的漢字，進(jìn)行點(diǎn)陣碼數(shù)據(jù)轉(zhuǎn)換的，在您的C語(yǔ)言程序中，有一點(diǎn)需要特別留意：您的注解中請(qǐng)不要使用雙引號(hào)，否則會(huì)引起提取錯(cuò)誤。軟件包中的文件ee.c作為一個(gè)簡(jiǎn)單例程供提取測(cè)試用。2。提取以后的點(diǎn)陣碼可以隨意修改點(diǎn)陣數(shù)據(jù)，使用鼠標(biāo)的左鍵為加一點(diǎn)，右鍵為擦除一點(diǎn)。修改完畢請(qǐng)按旁邊的確認(rèn)鍵將數(shù)據(jù)記錄到點(diǎn)陣碼中，否則您的修改將自動(dòng)放棄。3。點(diǎn)陣碼可以隨意平移，請(qǐng)謹(jǐn)慎使用。平移之前請(qǐng)查看一遍所有的字符點(diǎn)陣圖，平移有可能會(huì)丟失邊界點(diǎn)，移出了邊界的點(diǎn)陣將被丟棄，不可恢復(fù)。平移
上傳時(shí)間： 2013-06-16
上傳用戶：tyg88888
將客戶原始文件轉(zhuǎn)換為GERBER文件是電路板廠的制前工程師必定的程序，但如何保證轉(zhuǎn)換后的GERBER文件與客戶的設(shè)計(jì)意圖一致？如果轉(zhuǎn)換的GERBER文件錯(cuò)了，不論您怎么處理，做出來的PCB仍然是錯(cuò)誤的。所以，在轉(zhuǎn)換GERBER這一步驟絕對(duì)不允許出錯(cuò)，否則以后的工作就會(huì)不僅僅是白費(fèi)工夫，并且是吃力不討好。 作為PCB的設(shè)計(jì)人員，是否常常被PCB制板廠投訴自己提供的資料無(wú)法正常打開？作為PCB制板廠的CAM人員是否又常常因?yàn)榭蛻籼峁┑馁Y料不統(tǒng)一而延誤產(chǎn)品的加工進(jìn)度呢？ 這到底是誰(shuí)惹得禍？原來在PCB行業(yè)中有眾多EDA軟件，并且是互不兼容，導(dǎo)致PCB制板廠的CAM人員無(wú)法辨認(rèn)客戶提供的資料是何種軟件設(shè)計(jì)的；為了避免類似的情況出現(xiàn)，故必須將各種CAD格式的文件轉(zhuǎn)換成一種統(tǒng)一的格式，那就是GERBER格式。 本教材收錄了PCB行業(yè)中最常用的CAD軟件（如：PowerPCB、Protel v2.5、Protel 99SE、AutoCAD2004）進(jìn)行詳盡解說轉(zhuǎn)換GERBER的步驟及注意事項(xiàng)。隨著軟件版本不斷更新，編者于2006年應(yīng)網(wǎng)友要求，增加PADS2005 sp2、Protel DXP、Allegro 15.2、P-CAD2004等CAD軟件轉(zhuǎn)換GERBER的步驟及注意事項(xiàng)。
標(biāo)簽： GERBER CAD 軟件 轉(zhuǎn)換
上傳時(shí)間： 2013-04-24
上傳用戶：sowhat
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
