在諸多行業(yè)的材料及材料制成品中,表面缺陷是影響產(chǎn)品質(zhì)量的重要因素之一。研究具有顯微圖像實(shí)時(shí)記錄、處理和顯示功能的材料表面缺陷檢測技術(shù),對材料的分選和材料質(zhì)量的檢查及評價(jià)具有重要的意義。 本文以聚合物薄膜材料為被測對象,研究了適用于材料表面缺陷檢測的基于現(xiàn)場可編程門陣列(FPGA)的缺陷數(shù)據(jù)實(shí)時(shí)處理技術(shù),可實(shí)時(shí)提供缺陷顯微圖像信息,完成了對現(xiàn)有材料缺陷檢測裝置的數(shù)字化改造與性能擴(kuò)展。本文利用FPGA并行結(jié)構(gòu)、運(yùn)算速度快的特點(diǎn)實(shí)現(xiàn)了材料缺陷的實(shí)時(shí)檢測。搭建了以FPGA為核心的缺陷數(shù)據(jù)處理系統(tǒng)的硬件電路;重點(diǎn)針對聚合物薄膜材料缺陷信號的數(shù)據(jù)特征,設(shè)計(jì)了基于FPGA的缺陷圖像預(yù)處理方案:首先對通過CCD獲得的聚合物薄膜材料的缺陷信號進(jìn)行處理,利用動態(tài)閾值定位缺陷區(qū)域,將高于閾值的數(shù)據(jù)即圖像背景信息舍棄,保留低于閾值的數(shù)據(jù),即完整保留缺陷顯微圖像的有用信息;然后按照預(yù)先設(shè)計(jì)的封裝格式封裝缺陷數(shù)據(jù);最后通過USB2.0接口將封裝數(shù)據(jù)傳輸至上位機(jī)進(jìn)行缺陷顯微圖像重建。此方案大大減少了上傳數(shù)據(jù)量,緩解了上位機(jī)的壓力,提高了整個(gè)缺陷檢測裝置的檢測速度。本文對標(biāo)準(zhǔn)模板和聚合物薄膜材料進(jìn)行了實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,應(yīng)用了基于FPGA的缺陷數(shù)據(jù)實(shí)時(shí)處理技術(shù)的CCD掃描缺陷檢測裝置可對70μm~1000μm范圍內(nèi)的缺陷進(jìn)行有效檢測,實(shí)時(shí)重建的缺陷顯微圖像與實(shí)際缺陷在形狀和灰度上都有很好的一致性。
標(biāo)簽: CCD 缺陷檢測 實(shí)時(shí)數(shù)據(jù) 處理技術(shù)
上傳時(shí)間: 2013-05-19
上傳用戶:Alibabgu
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope,大天區(qū)面積多目標(biāo)光纖光譜天文望遠(yuǎn)鏡)需要對焦而上的4 000個(gè)光纖定位單元進(jìn)行精確定位,一個(gè)光纖定位單元需要兩個(gè)步進(jìn)電機(jī)來驅(qū)動,即需要對8 000個(gè)電機(jī)進(jìn)行驅(qū)動控制。如何對這8 000個(gè)電機(jī)進(jìn)行有效的控制,是本文主要的研究內(nèi)容。 本義引入EDA(Electronic Design Automation),技術(shù),以FPGA和CAN總線為硬件載體來進(jìn)行設(shè)計(jì)。FPGA相比較于DSP,單片機(jī)而言,具有10管腳多,資源豐富,使用靈活等優(yōu)點(diǎn),可以存片內(nèi)集成多個(gè)電機(jī)的摔制,這樣對于提高系統(tǒng)的集成度,節(jié)約成本無疑有著很大的幫助。 在電機(jī)的控制當(dāng)中,其失步和過沖會直接影響到系統(tǒng)的精度,所以需要對電機(jī)脈沖頻率加以控制,對于在平穩(wěn)狀態(tài)下能正常工作的電機(jī),失步往往發(fā)生在啟動停止等脈沖頻率突然發(fā)生改變的時(shí)刻。具體實(shí)現(xiàn)方法是通過實(shí)驗(yàn)找出一條理想的加減速曲線,再將曲線離散化,并把離散化后的加減速分頻系數(shù)存儲在FPGA片內(nèi)ROM里而,當(dāng)電機(jī)運(yùn)行到對應(yīng)的步數(shù)時(shí),取出分頻系數(shù)來獲取對應(yīng)的運(yùn)行頻率。 在LAMOST觀測中,光纖定位單元的零位是個(gè)很重要的基準(zhǔn),在每次觀測之前,電機(jī)都要回零,理論上電氣零位和機(jī)械零位在同一點(diǎn)上,如果電氣檢測到達(dá)零位則認(rèn)為已經(jīng)到達(dá)機(jī)械零位位置。但是實(shí)際中由于裝配等一些原因,可能會出現(xiàn)零位短路和零位斷路的情況。零位斷路是指電機(jī)處于機(jī)械零位,但是電氣不能檢測到;零位短路是指電機(jī)不在機(jī)械零位,但是電氣已經(jīng)檢測到處于零位。這兩種情況會造成越界和機(jī)械零位一直被擠壓的后果,有可能會損壞光纖定位單元,為了防止這些情況出現(xiàn),軟件程序中加入了計(jì)數(shù)器,從而從有效地保護(hù)了光纖定位單元,同時(shí)將這些狀況向上反饋,以便維護(hù)和檢修。 在本文完成之時(shí),能夠控制驅(qū)動336個(gè)光纖定位單元的小系統(tǒng)已經(jīng)在北京天文臺興隆觀測站實(shí)際投入運(yùn)行,并于2007年5月28日獲得首條光譜,取得了不錯(cuò)的效果。
標(biāo)簽: 步進(jìn)電機(jī)控制 驅(qū)動系統(tǒng)
上傳時(shí)間: 2013-04-24
上傳用戶:afeiafei309
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的,己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口,主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn),針對這些不足,本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上,提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案,并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng),將SDI接口以IP核形式嵌入到FPGA內(nèi)部,從而提高系統(tǒng)的集成度,使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性價(jià)比高的特點(diǎn)。具體研究內(nèi)容包括: 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上,提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法,完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能,進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對數(shù)據(jù)進(jìn)行處理,設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片,通過發(fā)送和接收電路的共同作用,能夠完成標(biāo)清數(shù)字視頻信號的傳輸,初步確立了以SDI接口為數(shù)據(jù)源的視頻信號傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間: 2013-04-24
上傳用戶:標(biāo)點(diǎn)符號
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展,人們對高沉浸感的虛擬現(xiàn)實(shí)場景提出了更高的要求,這種虛擬顯示的場景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像,再把這些單獨(dú)的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果,投影的屏幕往往被設(shè)計(jì)為柱面屏幕,甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會發(fā)生幾何形狀的變化,而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中,要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示,顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù),實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī),它實(shí)時(shí)采集圖形服務(wù)器,或者PC的圖像信號,通過圖像處理模塊對圖像信息進(jìn)行幾何校正和邊緣融合,在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片,并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊,用于上電時(shí)對系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞,并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法,接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分,然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法,最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間: 2013-04-24
上傳用戶:1047385479
隨著信息產(chǎn)業(yè)的不斷發(fā)展,人們對數(shù)據(jù)傳輸速率要求越來越高,從而對數(shù)據(jù)發(fā)送端和接收端的性能都提出了更高的要求。接收機(jī)的一個(gè)重要任務(wù)就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數(shù)據(jù)信號中提取同步信息,并進(jìn)而將數(shù)據(jù)正確的恢復(fù)出來。而數(shù)據(jù)恢復(fù)電路是光纖通信和其他許多類似數(shù)字通信領(lǐng)域中不可或缺的關(guān)鍵電路,其性能決定了接收端的總體性能。 目前,數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)主要有“時(shí)鐘提取”和“過采樣”兩種結(jié)構(gòu)。基于“過采樣”的數(shù)據(jù)恢復(fù)方法的關(guān)鍵是過采樣,即通過引入?yún)⒖紩r(shí)鐘,并增加時(shí)鐘源個(gè)數(shù)的方式來代替第一種方法中的“時(shí)鐘提取”。與“時(shí)鐘提取”的數(shù)據(jù)恢復(fù)方法相比,基于“過采樣”的數(shù)據(jù)恢復(fù)方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時(shí)間和更高的抖動容限,更易于通過數(shù)字的方法實(shí)現(xiàn),實(shí)現(xiàn)更簡單,成本更低,并且這是一種數(shù)字化的模擬技術(shù)。如果能通過“過采樣”方法在普通的邏輯電路上實(shí)現(xiàn)622.08Mb/s甚至更高速率的數(shù)據(jù)恢復(fù),并將它作為一個(gè)IP模塊來代替專用的時(shí)鐘恢復(fù)芯片,這無疑將是性能和成本的較好結(jié)合。 本文主要研究“過采樣”數(shù)據(jù)恢復(fù)電路的基本原理,通過全數(shù)字的設(shè)計(jì)方法,給出了在低成本可編程器件FPGA上實(shí)現(xiàn)數(shù)據(jù)恢復(fù)電路兩種不同的過采樣的實(shí)現(xiàn)方案,即基于時(shí)鐘延遲的過采樣和基于數(shù)據(jù)延遲的過采樣。基于時(shí)鐘延遲的過采樣數(shù)據(jù)恢復(fù)電路方案,通過測試驗(yàn)證,其最高恢復(fù)的數(shù)據(jù)傳輸率可達(dá)到640Mb/s。測試結(jié)果表明,采用該方案實(shí)現(xiàn)的時(shí)鐘恢復(fù)電路可工作在光纖通信系統(tǒng)STM-4速率級,即622.08MHz頻率上,各方面指標(biāo)基本符合要求。
標(biāo)簽: FPGA 光接收機(jī) 數(shù)據(jù)恢復(fù) 電路
上傳時(shí)間: 2013-04-24
上傳用戶:axxsa
隨著紅外探測技術(shù)和超大規(guī)模專用集成電路的發(fā)展,實(shí)時(shí)紅外成像系統(tǒng)得到了越來越廣泛的應(yīng)用。如何針對紅外圖像的特性對紅外圖像進(jìn)行實(shí)時(shí)處理,得到能真實(shí)反映探測場景、適合觀察分析的紅外圖像是目前紅外成像技術(shù)的研究熱點(diǎn)。針對紅外圖像在被采集后立即進(jìn)行預(yù)處理,簡化后級數(shù)字信號處理單元的繁重任務(wù),在紅外成像技術(shù)中具有重要意義。本論文主要工作如下: (1)對紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區(qū)別進(jìn)行了闡述。 (2)簡要介紹了頻域中圖像的增強(qiáng)算法,以及圖像的灰度變換原理。 (3)通過對時(shí)域中各種算法的分析對比,以及時(shí)域處理與頻域處理的對比,選擇數(shù)種適合紅外圖像預(yù)處理的算法進(jìn)行硬件實(shí)現(xiàn),然后再根據(jù)硬件實(shí)現(xiàn)的難易程度和算法對硬件資源的占用率,以及最終對圖像的處理效果,選擇一種最佳的平滑和銳化方法。 (4)針對FPGA的特點(diǎn),采用了模塊化結(jié)構(gòu)設(shè)計(jì),方便構(gòu)成并行運(yùn)算,充分體現(xiàn)了實(shí)時(shí)處理的要求。 (5)分析了紅外圖像灰度變換的硬件構(gòu)成,實(shí)現(xiàn)了對紅外圖像的直方圖統(tǒng)計(jì)。 (6)闡述了I2C總線標(biāo)準(zhǔn),使用I2C總線對SAA7115視頻圖像處理芯片的控制,對模擬的紅外圖像采集、量化成數(shù)字圖像信號;由于采用SDRAM進(jìn)行數(shù)據(jù)的存儲,所以針對數(shù)據(jù)的存儲及讀取方式設(shè)計(jì)了SDRAM存儲器的控制器,將量化后的數(shù)據(jù)存儲到SDRAM存儲器。 (7)詳細(xì)闡述了圖像頻域處理的硬件實(shí)現(xiàn)方法,并特別說明了DFT的FPGA硬件構(gòu)成方法及這種方法與DSP處理器構(gòu)成方法的區(qū)別。然后針對整個(gè)系統(tǒng)的時(shí)序構(gòu)成及時(shí)序要求,采用了PLL核構(gòu)成了系統(tǒng)的時(shí)序部分,并對系統(tǒng)進(jìn)行了優(yōu)化,以提高運(yùn)行速度及減少資源占用率。
上傳時(shí)間: 2013-07-12
上傳用戶:頂?shù)弥?/p>
擴(kuò)頻通信技術(shù)是信息時(shí)代的三大高技術(shù)通信傳輸方式之一,與常規(guī)的通信技術(shù)相比。具有低截獲率、強(qiáng)抗噪聲、抗干擾性,具有信息隱蔽和多址通信等特點(diǎn),目前已從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展。在民用化之后,它被迅速推廣到各種公用和專用通信網(wǎng)絡(luò)之中,如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測距等系統(tǒng)中。 擴(kuò)頻通信技術(shù)中,最常見的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng),然而目前專用擴(kuò)頻芯片大部分功能都已固化。缺少產(chǎn)品開發(fā)的靈活性。其次,目前用FPGA與DSP相結(jié)合實(shí)現(xiàn)的直接序列擴(kuò)頻的收發(fā)系統(tǒng)比較多,系統(tǒng)復(fù)雜且成本高。另外,現(xiàn)代擴(kuò)頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速復(fù)雜的信號處理,這對電路的可靠性和處理速度提出了更高的要求。因此,設(shè)計(jì)一個(gè)全部用FPGA技術(shù)實(shí)現(xiàn)的擴(kuò)頻通信收、發(fā)系統(tǒng)具有較強(qiáng)的實(shí)際應(yīng)用價(jià)值。 根據(jù)FPGA的高速并行處理能力和全硬件實(shí)現(xiàn)的特點(diǎn),采用直接序列擴(kuò)頻技術(shù),借助QuartusⅡ6.0及Protel99se工具,完成了系統(tǒng)的軟件仿真和硬件電路設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明,比用傳統(tǒng)的FPGA與DSP相結(jié)合實(shí)現(xiàn)方式,提高了處理速度,減少了硬件延時(shí)。同時(shí)采用了流水線技術(shù),提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過程序來修改和升級,與專用擴(kuò)頻芯片相比,具有很大的靈活性。所有模塊都集成在一個(gè)芯片中,提高了系統(tǒng)的穩(wěn)定性和可靠性。
上傳時(shí)間: 2013-05-18
上傳用戶:天天天天
基于彩色路徑識別的視覺導(dǎo)航方法是當(dāng)前自動導(dǎo)航小車領(lǐng)域的研究熱點(diǎn)和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對象之間的位置偏差控制其運(yùn)行的方向,因此,地面彩色路徑圖像的攝取及其識別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺導(dǎo)航系統(tǒng)設(shè)計(jì)中,圖像處理的硬件平臺都是基于通用微處理器,嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個(gè)共同的特點(diǎn)就是數(shù)據(jù)串行處理,而圖像處理過程涉及大量的并行處理操作,因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實(shí)時(shí)性要求。 鑒于微處理器這方面的不足,作者提出一種使用FPGA實(shí)現(xiàn)圖像識別的并行處理方案,并據(jù)此設(shè)計(jì)一個(gè)智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù),將圖像采集及其顯示,路徑的識別處理以及通信控制等模塊集成在一個(gè)芯片上,形成一個(gè)片上系統(tǒng)(SOC)。其主要功能是對所采集的彩色路徑圖像進(jìn)行識別處理,獲得彩色路徑的坐標(biāo)及其方向角,并將處理結(jié)果發(fā)送給上位機(jī),為自動導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識別處理過程劃分為三個(gè)階段,第一階段為顏色聚類識別,以獲得二值路徑圖像,第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算,用于對第一階段中獲得的二值圖像進(jìn)行去斑處理,第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機(jī)的通信采用異步串行方式,由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù),作者定義一種基于異步串行通信的應(yīng)用層協(xié)議,用于上位機(jī)對傳感器的控制。在圖像的顯示中,為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配,作者提出一種基于單端口存儲器的圖像幀緩沖機(jī)制,通過VGA接口將采集的圖像實(shí)時(shí)地顯示出來。 根據(jù)上述思想,作者完成了系統(tǒng)的硬件電路設(shè)計(jì),并對整個(gè)系統(tǒng)進(jìn)行了現(xiàn)場調(diào)試。調(diào)試結(jié)果表明,傳感器系統(tǒng)的各個(gè)模塊都能正常工作,F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r(shí)地將路徑從圖像中準(zhǔn)確地識別出來,.充分體現(xiàn)了FPGA對路徑圖像的高速處理優(yōu)勢,達(dá)到了設(shè)計(jì)預(yù)期目標(biāo),在一定程度上豐富了路徑圖像識別處理的技術(shù)和方法。
上傳時(shí)間: 2013-04-24
上傳用戶:ghostparker
激光測距是一種非接觸式的測量技術(shù),已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機(jī)中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時(shí)間,使得開發(fā)成本高、電路復(fù)雜,調(diào)試?yán)щy,精度以及可靠性相對較差,體積和重量也較大,且沒有與其他儀器相匹配的標(biāo)準(zhǔn)接口,上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。 本文針對激光測距信號處理系統(tǒng)設(shè)計(jì)了一套全數(shù)字集成方案,除激光發(fā)射、接收電路以外,將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個(gè)部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊,可以直接對信號進(jìn)行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比,可以大大降低激光測距系統(tǒng)的成本,縮短激光測距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口,可以直接與通信模塊連接,構(gòu)成激光遙測實(shí)時(shí)監(jiān)控系統(tǒng),通過LED實(shí)時(shí)顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可,提出了橋梁的位移監(jiān)測技術(shù)方法,并設(shè)計(jì)出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟(jì)實(shí)用的監(jiān)測樣機(jī)。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計(jì)的,提出一種基于方波的利用DCM(數(shù)字時(shí)鐘管理器)檢相的相位式測距方法;采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz,對應(yīng)的測尺長度分別為5米、50米和15000米,對應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計(jì)了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性,另外設(shè)計(jì)了一套利用延時(shí)的方法來模擬激光光路,經(jīng)過測試,證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的,測量精度和測量結(jié)果也滿足設(shè)計(jì)方案要求。
標(biāo)簽: FPGA 全數(shù)字 信號處理 激光測距
上傳時(shí)間: 2013-06-12
上傳用戶:fanboynet
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門核心課程。但是它涉及的知識面非常廣,內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面,學(xué)生在學(xué)習(xí)該課程時(shí),普遍覺得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng),學(xué)生通過實(shí)驗(yàn)環(huán)節(jié),可以進(jìn)一步融會貫通學(xué)習(xí)內(nèi)容,掌握計(jì)算機(jī)各模塊的工作原理,相互關(guān)系的來龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能,提高系統(tǒng)的靈活性,降低實(shí)驗(yàn)成本,我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯,F(xiàn)PGA芯片具有重復(fù)編程能力,使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程,這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念,使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡易和方便,而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋S?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU,但首先,學(xué)生必須知道CPU的各個(gè)功能部件是如何工作,以及相互之間是如何配合構(gòu)成CPU的。因此,我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺,然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能,并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng),由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力,現(xiàn)代CPU的主要功能如計(jì)算,存儲,I/O操作等均可由VHDL來實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容,包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等,這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖,學(xué)生根據(jù)教師提供的原理圖,自己用MAX+PLUSII完成電路輸入,學(xué)生實(shí)驗(yàn)實(shí)際上是編寫VHDL,不需要寫得很復(fù)雜,只要能調(diào)用接口,然后將程序燒入平臺,這樣既不會讓學(xué)生花太多的時(shí)間在畫電路圖上,又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺,即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84,62256CPLD以及其他外圍芯片(例如74LS244,74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求,規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯,通過把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺。 其次,論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì),如何運(yùn)用VHDL技術(shù)來依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語言作為一種國際標(biāo)準(zhǔn)化的硬件描述語言,自1987年獲得IEEE批準(zhǔn)以來,經(jīng)過了1993年和2001年兩次修改,至今已被眾多的國際知名電子設(shè)計(jì)自動化(EDA)工具研發(fā)商所采用,并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域,目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次,論文針對實(shí)驗(yàn)平臺中遇到的較為棘手的多流水線等問題,也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件,實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù),才能掌握CPU的設(shè)計(jì),運(yùn)行原理。另外,本論文的背景是需要學(xué)生熟悉基本的VHDL知識或技能,因?yàn)閷?shí)驗(yàn)是在編寫VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下,基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺方案。在此基礎(chǔ)上,進(jìn)行了部分功能的測試和部分性能方面的分析。本論文的研究,為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽: 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間: 2013-04-24
上傳用戶:小強(qiáng)mmmm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1