計算機圖形學(xué)中真實感成像包括兩部分內(nèi)容:物體的精確圖形表示;場景中光照效果的適當(dāng)?shù)拿枋觥9庹招Чü獾姆瓷洹⑼该餍浴⒈砻婕y理和陰影。對物體進行投影,然后再可見面上產(chǎn)生自然光照效果,可以實現(xiàn)場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算,以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現(xiàn)實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術(shù)的發(fā)展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現(xiàn)成為可能。利用泰勒級數(shù)近似的Fast Phong明暗處理算法適合硬件實現(xiàn)。此算法需要存儲大量數(shù)據(jù)的ROM。這增加了實現(xiàn)的難度。 本文完成了以下工作: 1、本文簡述了實時真實感圖形繪制管線,詳細(xì)敘述了所用到的光照明模型和明暗處理方法,并對幾種明暗處理方法的效果作了比較,實驗結(jié)果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結(jié)構(gòu)及其開發(fā)流程的基礎(chǔ)上,結(jié)合Xilinx公司提供的FPGA開發(fā)工具ISE 7.1i,仿真工具為ISE simulator,綜合工具為XST;完成了Fast Phong明暗處理模塊的FPGA設(shè)計與實現(xiàn)。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析,提出了優(yōu)化的查找表結(jié)構(gòu)。通過在FPGA上對本文所提結(jié)構(gòu)進行驗證。結(jié)果表明,本方案在提高速度、精度的同時將ROM的數(shù)據(jù)量從64K*8bit減少至13K*8bit。
上傳時間: 2013-06-21
上傳用戶:ghostparker
如果想在啟動系統(tǒng)自動運行Excel,可以這樣操作: 1.雙擊“我的電腦”圖標(biāo),進入Windows目錄,依次打開“Start Menu\Programs\啟動”文件夾; 2.打開Excel所在的文件夾,用鼠標(biāo)將Excel圖標(biāo)拖到“啟動”文件夾,這時Excel的快捷方式就被復(fù)制到“啟動”文件夾中,下次啟動Windows就可快速啟動Excel了。
上傳時間: 2013-04-24
上傳用戶:gyq
無線局域網(wǎng)是計算機網(wǎng)絡(luò)技術(shù)和無線通信技術(shù)相結(jié)合的產(chǎn)物,是利用無線媒介傳輸信息的計算機網(wǎng)絡(luò)。在無線通信信道中,由于多徑時延不可避免地存在符號間干擾,正交頻分復(fù)用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術(shù),引起了廣泛關(guān)注。在無線局域網(wǎng)(WLAN)系統(tǒng)中,OFDM調(diào)制技術(shù)已經(jīng)被采用作為其物理層標(biāo)準(zhǔn),并且公認(rèn)為是下一代無線通信系統(tǒng)中的核心技術(shù)。基于IEEE802.11a的無線局域網(wǎng)標(biāo)準(zhǔn)的物理層采用了OFDM技術(shù),能有效的對抗多徑信道衰落,達到54Mbps的速度,而未來而的IEEE802.11n將達到100Mbps的高速。因此,研發(fā)以O(shè)FDM為核心的原型機研究非常有必要。 本文在深入理解OFDM技術(shù)的同時,結(jié)合相應(yīng)的EDA工具對系統(tǒng)進行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶發(fā)射機系統(tǒng)的FPGA實現(xiàn)方案。整個設(shè)計采用目前主流的自頂向下的設(shè)計方法,由總體設(shè)計至詳細(xì)設(shè)計逐步細(xì)化。在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中,針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片,依照:IEEE802.11a幀格式,對發(fā)射機系統(tǒng)各個模塊進行了詳細(xì)設(shè)計和仿真: (1)訓(xùn)練序列生成模塊,包括長,短訓(xùn)練序列; (2)信令模塊,包括卷積編碼,交織,BPSK調(diào)制映射; (3)數(shù)據(jù)模塊,包括加擾,卷積編碼,刪余,交織,BPSK/QPSK/16QAM/64QAM調(diào)制映射; (4)OFDM處理部分,包括導(dǎo)頻插入,加循環(huán)前綴,IFFT處理; (5)對整個發(fā)射處理部分聯(lián)調(diào),并給出仿真結(jié)果另外,還完成了接收機部分模塊的FPGA設(shè)計,并給出了相應(yīng)的頂層結(jié)構(gòu)與仿真波形。最后提出了改進和進一步開發(fā)的方向。
上傳時間: 2013-04-24
上傳用戶:李彥東
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設(shè)計與實現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設(shè)計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設(shè)計通信軟件,其兼容性較現(xiàn)有設(shè)計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時也加大了自行對其進行開發(fā)設(shè)計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間: 2013-06-07
上傳用戶:2525775
隨著Internet的不斷發(fā)展,人們希望日常生活中所用到的嵌入式設(shè)備都能夠很方便地實現(xiàn)Intemet接入,這對嵌入式系統(tǒng)設(shè)計提出了新的挑戰(zhàn),要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設(shè)計的熱點。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展,從最初的幾千門到現(xiàn)在的幾百萬門,可靠性與集成度不斷提高,而功耗和成本卻在不斷降低,具有很高的性價比。再加上開發(fā)周期短、對開發(fā)人員的要求相對較低的優(yōu)點,因此被大量應(yīng)用于嵌入式系統(tǒng)設(shè)計中。 本文是基于FPGA高性價比、可靈活配置的特點,也是當(dāng)前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設(shè)計方式,所以我們提出了基于FPGA的實現(xiàn)方案。本文通過在FPGA中硬件實現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡(luò)協(xié)議)以及以太網(wǎng)MAC協(xié)議,并提供標(biāo)準(zhǔn)MII接口,通過外接PHY實現(xiàn)網(wǎng)絡(luò)連接。最終成功地通過了驗證。 基于FPGA的實現(xiàn)可以有效地降低成本,同時可以在其中集成其他功能模塊,提高整個系統(tǒng)的集成度,減小PCB版圖面積和布線復(fù)雜度,有利于提高系統(tǒng)可靠性。因此,本研究課題對嵌入式系統(tǒng)設(shè)計有很大的實用價值。
標(biāo)簽: TCPIP FPGA 嵌入式 協(xié)議
上傳時間: 2013-07-08
上傳用戶:450976175
隨著各種通信系統(tǒng)數(shù)量的日益增多,為了充分地利用有限的頻譜資源,高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù),具有較高的頻譜利用率和功率利用率,廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動通信系統(tǒng)。因此,對于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價值。 本文以軟件無線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo),成功設(shè)計并實現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無線電設(shè)計思想的全數(shù)字接收機的基本結(jié)構(gòu),詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時鐘同步和數(shù)據(jù)幀同步的一些常用算法,并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級的實現(xiàn)方案。通過MATLAB對解調(diào)方案的仿真和性能分析,確定了FPGA中的系統(tǒng)實現(xiàn)方案。在此基礎(chǔ)上,本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺上設(shè)計了同步解調(diào)系統(tǒng)中的各個模塊,還對各模塊和整個系統(tǒng)在ModelSim中進行了時序仿真驗證,并對設(shè)計中出現(xiàn)的問題進行了修正。最后,經(jīng)過FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試,本文對系統(tǒng)方案進行了最終的改進與調(diào)整。 實際測試結(jié)果表明,本文的設(shè)計最終能夠達到了預(yù)期的指標(biāo)和要求。本課題設(shè)計經(jīng)過時序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級SOC轉(zhuǎn)化,以進一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性,因此具有良好的實際應(yīng)用價值。
標(biāo)簽: OQPSK FPGA 全數(shù)字 解調(diào)
上傳時間: 2013-07-14
上傳用戶:aappkkee
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測的速度,對于實時性要求較高的場合具有重大的意義。為此,論文在總結(jié)國內(nèi)外相關(guān)研究的基礎(chǔ)上,針對H.264幀內(nèi)預(yù)測的軟件實現(xiàn)具有運算量大、實時性差等缺點,提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測算法的硬件實現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測編碼技術(shù)的基礎(chǔ)上,分析了17種預(yù)測模式算法,通過Matlab仿真建模,直觀地給出了預(yù)測模式的預(yù)測效果,并在JM12.2官方驗證平臺上測試比較各種預(yù)測模式對編碼性能的影響,以此為根據(jù)對幀內(nèi)預(yù)測模式進行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測系統(tǒng)的設(shè)計方案,將前段采集劍的RGB圖像通過色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像,存入片外SDRAM中,控制模塊負(fù)責(zé)讀寫數(shù)掘送入幀內(nèi)預(yù)測模塊進行處理。幀內(nèi)預(yù)測模塊中,采用一種并行結(jié)構(gòu)的可配置處理單元,即先求和再移位最后限幅的電路結(jié)構(gòu),來計算各預(yù)測模式下的預(yù)測值,極大地減小了預(yù)測電路的復(fù)雜度。針對預(yù)測模式選擇算法,論文采用多模式并行運算的方法,即多個結(jié)構(gòu)相同的殘差計算模塊,同時計算各種預(yù)測模式對應(yīng)的SATD值,充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法,采用蝶形快速變換、流水線設(shè)計提高硬件的工作效率。最后,論文設(shè)計了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測模式。 整個幀內(nèi)預(yù)測系統(tǒng)被劃分成多個功能模塊,采用層次化、模塊化的設(shè)計思想,并采用流水線結(jié)構(gòu)和乒乓操作來提高系統(tǒng)的并行性、運行速度和總線利用率。所有模塊用Verilog語言設(shè)計,由Modelsim仿真和集成開發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明,系統(tǒng)時鐘頻率最高達到106.7MHz。該設(shè)計在完成功能的基礎(chǔ)上,能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進行了有益的探索,具有一定的實用價值。
標(biāo)簽: H264 視頻編碼器 幀內(nèi)預(yù)測 系統(tǒng)設(shè)計
上傳時間: 2013-07-21
上傳用戶:ABCD_ABCD
QFN SMT工藝設(shè)計指導(dǎo).pdf 一、基本介紹 QFN(Quad Flat No Lead)是一種相對比較新的IC封裝形式,但由于其獨特的優(yōu)勢,其應(yīng)用得到了快速的增長。QFN是一種無引腳封裝,它有利于降低引腳間的自感應(yīng)系數(shù),在高頻領(lǐng)域的應(yīng)用優(yōu)勢明顯。QFN外觀呈正方形或矩形,大小接近于CSP,所以很薄很輕。元件底部具有與底面水平的焊端,在中央有一個大面積裸露焊端用來導(dǎo)熱,圍繞大焊端的外圍四周有實現(xiàn)電氣連接的I/O焊端,I/O焊端有兩種類型:一種只裸露出元件底部的一面,其它部分被封裝在元件內(nèi);另一種焊端有裸露在元件側(cè)面的部分。 QFN采用周邊引腳方式使PCB布線更靈活,中央裸露的銅焊端提供了良好的導(dǎo)熱性能和電性能。這些特點使QFN在某些對體積、重量、熱性能、電性能要求高的電子產(chǎn)品中得到了重用。 由于QFN是一種較新的IC封裝形式,IPC-SM-782等PCB設(shè)計指南上都未包含相關(guān)內(nèi)容,本文可以幫助指導(dǎo)用戶進行QFN的焊盤設(shè)計和生產(chǎn)工藝設(shè)計。但需要說明的是本文只是提供一些基本知識供參考,用戶需要在實際生產(chǎn)中不斷積累經(jīng)驗,優(yōu)化焊盤設(shè)計和生產(chǎn)工藝設(shè)計方案,以取得令人滿意的焊接效果
標(biāo)簽: QFN SMT 工藝 設(shè)計指導(dǎo)
上傳時間: 2013-04-24
上傳用戶:吳之波123
介紹了一種運用FPGA開發(fā)軟件Quartus II設(shè)計的數(shù)字頻率計。該數(shù)字頻率計的1 Hz~1 MHz輸入被測脈沖信號具有頻率測量、周期測量、脈寬測量和占空比測量等多種用途,其測試結(jié)果由3 只七段數(shù)碼
標(biāo)簽: FPGA 數(shù)字頻率計
上傳時間: 2013-05-22
上傳用戶:qb1993225
短波通信是歷史最為久遠的無線通信,一直是世界各國中、遠程通信的重要手段,被廣泛地應(yīng)用于政府、軍事、外交、氣象、商業(yè)等部門。由于短波通信設(shè)備簡單、機動靈活、成本低廉、傳輸距離遠并且抗毀性能好,使得短波通信無論是在...
標(biāo)簽: FPGA 短波 單邊帶調(diào)制 解調(diào)系統(tǒng)
上傳時間: 2013-06-22
上傳用戶:nbdedu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1