此代碼是我們在單片機來控制CPLD記數,然后讀出并轉換數據,精度很高,在我們學校的電子設計大賽上還獲的了二等獎
標簽： CPLD 電子設計大賽 用單片機 控制
上傳時間： 2013-08-29
上傳用戶：chengxin
自己課程設計寫的程序，用FPGA控制ADC0809的轉換時序來完成模/數轉換，然后將轉換完的數字信號傳遞給0832
標簽： FPGA 0809 ADC 轉換
上傳時間： 2013-08-30
上傳用戶：小寶愛考拉
節點是網絡系統的基本控制單元，論文提出了一種基于CPLD和多處理器結構的控制網絡節點設計方案，它能夠提高單節點并行處理能力，其模塊化結構增強了節點的可靠性。
標簽： CPLD 多處理器 控制網絡 節點設計
上傳時間： 2013-08-31
上傳用戶：shanxiliuxu
采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
標簽： Verilog FPGA 語言 控制
上傳時間： 2013-09-01
上傳用戶：喵米米米
用CPLD控制曼徹斯特編解碼器，很詳細的文字說明。
標簽： CPLD 控制 曼徹斯特 編解碼器
上傳用戶：xiaodu1124
關于用CPLD和FPGA做插補算法的內容,對于想用FPGA做控制的朋友是個好的借鑒!
標簽： FPGA CPLD 插補算法 控制
上傳時間： 2013-09-02
上傳用戶：taox
控制面板程序設計－在控制面板上加一個測試組件
標簽： 控制 面板 程序設計 測試
上傳時間： 2013-09-03
上傳用戶：cuibaigao
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。\r\n
標簽： VHDL 寄存器 數控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經采用.
標簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
1、 利用FLEX10的片內RAM資源，根據DDS原理，設計產生正弦信號的各功能模塊和頂層原理圖； 2、 利用實驗板上的TLC7259轉換器，將1中得到的正弦信號，通過D/A轉換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時鐘頻率為16KHz時，輸出正弦波分辨率達到1Hz； 在輸入時鐘頻率為4MHz時，輸出正弦波分辨率達到256Hz； 4、 通過RS232C通信，實現FPGA和PC機之間串行通信，從而實現用PC機改變頻率控制字，實現對輸出正弦波頻率的控制。
標簽： FPGA PC機 串行通信 輸出
上傳時間： 2013-09-06
上傳用戶：zhuimenghuadie
蟲蟲下載站版權所有 京ICP備2021023401號-1
