此為新的image matting技術(shù),使用者只需對(duì)前景部份框出方形區(qū)域,系統(tǒng)便會(huì)自動(dòng)擷取出影像
標(biāo)簽： matting image 系統(tǒng)
上傳時(shí)間： 2016-02-25
上傳用戶：杜瑩12345
實(shí)習(xí)目的 本實(shí)驗(yàn)將練習(xí)如何運(yùn)用 DSP EVM 產(chǎn)生弦波。使學(xué)生能夠加深瞭解 TMS320C6701 EVM 發(fā)展系統(tǒng)的基本操作，及一些周邊的運(yùn)作。 藉由產(chǎn)生弦波的實(shí)驗(yàn)，學(xué)習(xí)如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯(cuò)器（debugger） 。在硬體部份包括TMS320C67 的 浮點(diǎn) DSP 和在 EVM 板子上的類比晶片。
標(biāo)簽： EVM C6701 320C 6701
上傳時(shí)間： 2016-05-05
上傳用戶：sclyutian
可運(yùn)行在繁體中文,簡(jiǎn)體中文以及英文的WINDOWS系統(tǒng)中,能夠協(xié)助殺毒
標(biāo)簽： WINDOWS 英文 系統(tǒng)
上傳時(shí)間： 2016-05-11
上傳用戶：miaochun888
一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標(biāo)簽： FPGA 1966 FFT 計(jì)算機(jī)
上傳時(shí)間： 2013-12-25
上傳用戶：hoperingcong
實(shí)現(xiàn)一套網(wǎng)路TCP/IP的嵌入式系統(tǒng)測(cè)試程式...希望可以在多平臺(tái)下運(yùn)行
標(biāo)簽： TCP IP 嵌入式 系統(tǒng)
上傳時(shí)間： 2016-09-23
上傳用戶：xsnjzljj
將單輸入單輸出系統(tǒng)應(yīng)用在可變結(jié)構(gòu)控制上，程式將可變結(jié)構(gòu)的方式應(yīng)用在內(nèi)，並附上註解方便研究與理解
標(biāo)簽： 系統(tǒng) 控制
上傳時(shí)間： 2017-01-05
上傳用戶：diets
*** **增量式PID控制算法程序*********** T、TD、TI、KP依次從30H，33H，36H，39H開始。 A，B，C的值依次存在BLOCK1，BLOCK2，BLOCK3的地址里 這里R(k)給的是定值
標(biāo)簽： PID 30H 增量式 控制算法
上傳時(shí)間： 2017-01-16
上傳用戶：cursor
用BP神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)模糊控制規(guī)則為T=int[(e +ec)/2]的模糊神經(jīng)網(wǎng)絡(luò)控制器。可以改變隱層節(jié)點(diǎn)數(shù)和學(xué)習(xí)速率。網(wǎng)絡(luò)訓(xùn)練算法是變學(xué)習(xí)速率法。
標(biāo)簽： int 速率 ec BP神經(jīng)網(wǎng)絡(luò)
上傳時(shí)間： 2013-12-22
上傳用戶：wanqunsheng
這是一個(gè)小型的視窗系統(tǒng), 他擁有一個(gè)內(nèi)建的簡(jiǎn)單中文輸入法
標(biāo)簽： 系統(tǒng)
上傳時(shí)間： 2017-02-08
上傳用戶：奇奇奔奔
使用模糊算法的PID控制一階倒立擺,通過(guò)使用模糊控制中的T-S模型得以實(shí)現(xiàn)
標(biāo)簽： PID T-S 模糊算法 控制
上傳時(shí)間： 2017-03-17
上傳用戶：love_stanford
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
