相 關(guān) 資 源

• 一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA 1966 FFT 計(jì)算機(jī)

  上傳時(shí)間： 2013-12-25

  上傳用戶：hoperingcong

• 一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA FFT

  上傳時(shí)間： 2013-08-20

  上傳用戶：linlin

• 一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-08-16

  上傳用戶：467368609

• 一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-12-18

  上傳用戶：小鵬

• FFT算法的一種基于FPGA器件的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：FFT算法的一種基于FPGA器件的實(shí)現(xiàn)，供FPGA—DSP方向人員參考

  標(biāo)簽： FPGA FFT 算法 器件

  上傳時(shí)間： 2013-08-15

  上傳用戶：sardinescn

• 介紹了一種基于軟件無線電思想的頻分多址中頻數(shù)字化接收機(jī)系統(tǒng)設(shè)計(jì)方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過不同的軟件配置實(shí)現(xiàn)對(duì)三路頻分多址信號(hào)的解調(diào)。免費(fèi)下載

  資源簡(jiǎn)介：介紹了一種基于軟件無線電思想的頻分多址中頻數(shù)字化接收機(jī)系統(tǒng)設(shè)計(jì)方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過不同的軟件配置實(shí)現(xiàn)對(duì)三路頻分多址信號(hào)的解調(diào)。

  標(biāo)簽： Altera FPGA 分 多址

  上傳時(shí)間： 2016-10-11

  上傳用戶：cmc_68289287

• FFT算法的一種基于FPGA器件的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：FFT算法的一種基于FPGA器件的實(shí)現(xiàn)，供FPGA—DSP方向人員參考

  標(biāo)簽： FPGA FFT 算法 器件

  上傳時(shí)間： 2016-12-08

  上傳用戶：cjf0304

• 一種基于FPGA-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)

  標(biāo)簽： FPGA-VLSI 設(shè)計(jì)方案

  上傳時(shí)間： 2013-08-26

  上傳用戶：zhyiroy

• 一種基于FPGA的新型諧波分析儀研究免費(fèi)下載

  資源簡(jiǎn)介：隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就...

  標(biāo)簽： FPGA 諧波分析儀

  上傳時(shí)間： 2013-04-24

  上傳用戶：diertiantang

• cpci機(jī)箱cpx2408的多采集板系統(tǒng)中領(lǐng)操控制器的中斷管理代碼。cpci(compactPCI)是一種基于PCI總線免費(fèi)下載

  資源簡(jiǎn)介：cpci機(jī)箱cpx2408的多采集板系統(tǒng)中領(lǐng)操控制器的中斷管理代碼。cpci(compactPCI)是一種基于PCI總線，服務(wù)于工業(yè)和電信領(lǐng)域的計(jì)算機(jī)標(biāo)準(zhǔn)。在電器特性上和編成接口上等同于臺(tái)式機(jī)的PCI總線。cpx2408是8槽cpci的背板機(jī)箱。其中的零槽位被固定為系統(tǒng)槽，管理整個(gè)cpc...

  標(biāo)簽： cpci compactPCI 2408 PCI

  上傳時(shí)間： 2015-08-19

  上傳用戶：釣鰲牧馬

• 介紹一種基于MSP430單片機(jī)的嵌入式實(shí)時(shí)操作系統(tǒng)(RTOS)設(shè)計(jì)。以μC/OS-Ⅱ在MSP430F148芯片上的移植和應(yīng)用為例,著重討論幾個(gè)在單片機(jī)上實(shí)現(xiàn)RTOS經(jīng)常遇到的問題,如中斷堆棧的結(jié)構(gòu)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹一種基于MSP430單片機(jī)的嵌入式實(shí)時(shí)操作系統(tǒng)(RTOS)設(shè)計(jì)。以μC/OS-Ⅱ在MSP430F148芯片上的移植和應(yīng)用為例,著重討論幾個(gè)在單片機(jī)上實(shí)現(xiàn)RTOS經(jīng)常遇到的問題,如中斷堆棧的結(jié)構(gòu)設(shè)計(jì)、如何保證單片機(jī)的低功耗特性、如何減少RTOS在運(yùn)行中占用的RAM空間等問題。

  標(biāo)簽： RTOS MSP 430 430F

  上傳時(shí)間： 2015-09-12

  上傳用戶：Shaikh

• 介紹一種基于單片機(jī)控制的多功能直流穩(wěn)壓電源的設(shè)計(jì)方案。該電源簡(jiǎn)單易用 ,精度高、成 本低 ,可以用作信號(hào)發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號(hào) 通過軟件升級(jí)很容 易實(shí)現(xiàn)功能擴(kuò)免費(fèi)下載

  資源簡(jiǎn)介：介紹一種基于單片機(jī)控制的多功能直流穩(wěn)壓電源的設(shè)計(jì)方案。該電源簡(jiǎn)單易用 ,精度高、成 本低 ,可以用作信號(hào)發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號(hào) 通過軟件升級(jí)很容 易實(shí)現(xiàn)功能擴(kuò)展。

  標(biāo)簽： 單片機(jī)控制 信號(hào)發(fā)生器 三角波 信號(hào)

  上傳時(shí)間： 2015-10-14

  上傳用戶：franktu

• 提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個(gè)169階的均方根 升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的 FIR濾波器免費(fèi)下載

  資源簡(jiǎn)介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個(gè)169階的均方根 升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的 FIR濾波器性能、資源占用進(jìn)行了分析。

  標(biāo)簽： 濾波器 FPGA 169 FIR

  上傳時(shí)間： 2015-11-19

  上傳用戶：jkhjkh1982

• AVS運(yùn)動(dòng)補(bǔ)償電路的VLSI設(shè)計(jì)與實(shí)現(xiàn) 提出了一種基于AVS標(biāo)準(zhǔn)的高效的運(yùn)動(dòng)補(bǔ)償電路硬件結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：AVS運(yùn)動(dòng)補(bǔ)償電路的VLSI設(shè)計(jì)與實(shí)現(xiàn) 提出了一種基于AVS標(biāo)準(zhǔn)的高效的運(yùn)動(dòng)補(bǔ)償電路硬件結(jié)構(gòu)，該設(shè)計(jì)采用了8 X 8塊級(jí)流 水線操作，運(yùn)動(dòng)矢量歸一化處理和插值濾波器組保證了流水線的高效運(yùn)行以及硬件資源的最優(yōu) 利用。采用Verilog語言完成了VLSI設(shè)計(jì)，并通過EDA...

  標(biāo)簽： AVS VLSI 補(bǔ)償電路 標(biāo)準(zhǔn)

  上傳時(shí)間： 2013-11-27

  上傳用戶：Altman

• 一種基于FPGA的設(shè)計(jì)實(shí)時(shí)高分辨率圖像處理系統(tǒng)的設(shè)計(jì)方法。英文為Real-Time System for High-Image Resolution Disparity Estimation。主要講算免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA的設(shè)計(jì)實(shí)時(shí)高分辨率圖像處理系統(tǒng)的設(shè)計(jì)方法。英文為Real-Time System for High-Image Resolution Disparity Estimation。主要講算法和系統(tǒng)構(gòu)架

  標(biāo)簽： Estimation High-Image Resolution Disparity

  上傳時(shí)間： 2014-01-07

  上傳用戶：lacsx

• 提出了一種基于支持向量機(jī)的多類模擬調(diào)制方式識(shí)別算法。該算法通過分析模擬調(diào)制信號(hào)的特點(diǎn)免費(fèi)下載

  資源簡(jiǎn)介：提出了一種基于支持向量機(jī)的多類模擬調(diào)制方式識(shí)別算法。該算法通過分析模擬調(diào)制信號(hào)的特點(diǎn)，提取有效的特征向量以區(qū)分不同的調(diào)制方式，并基于支持向量機(jī)和判決樹分類思想，將特征向量映射到高維空間中加以分類。

  標(biāo)簽： 支持向量機(jī) 分 模擬 調(diào)制方式

  上傳時(shí)間： 2014-01-16

  上傳用戶：ls530720646

• 基于存在概率圖的圓檢測(cè)方法.提出了一種基于存在概率圖的圓檢測(cè)方法, 將圖像邊緣點(diǎn)共圓結(jié)構(gòu)信息變換為圓存在概率圖中的峰, 再通過峰值檢測(cè)確定圓的參數(shù)。該方法能有效地檢出邊緣不清晰、不完整的圓形輪廓, 具免費(fèi)下載

  資源簡(jiǎn)介：基于存在概率圖的圓檢測(cè)方法.提出了一種基于存在概率圖的圓檢測(cè)方法, 將圖像邊緣點(diǎn)共圓結(jié)構(gòu)信息變換為圓存在概率圖中的峰, 再通過峰值檢測(cè)確定圓的參數(shù)。該方法能有效地檢出邊緣不清晰、不完整的圓形輪廓, 具有占用內(nèi)存少, 閾值物理意義明確的特 點(diǎn), 較好地...

  標(biāo)簽： 概率 圓檢測(cè) 圖像邊緣 變換

  上傳時(shí)間： 2014-01-04

  上傳用戶：xinzhch

• 一種基于FPGA-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)

  標(biāo)簽： FPGA-VLSI 設(shè)計(jì)方案

  上傳時(shí)間： 2013-12-12

  上傳用戶：erkuizhang

• 介紹了一種基于新型FPGA的高速數(shù)字下變頻的實(shí)現(xiàn)方法 它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù)去除由于數(shù)據(jù)速率過高而造成的各種瓶頸,極大地減少了計(jì)算量 和FPGA片內(nèi)資源的消耗.免費(fèi)下載

  資源簡(jiǎn)介：介紹了一種基于新型FPGA的高速數(shù)字下變頻的實(shí)現(xiàn)方法 它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù)去除由于數(shù)據(jù)速率過高而造成的各種瓶頸,極大地減少了計(jì)算量 和FPGA片內(nèi)資源的消耗.

  標(biāo)簽： FPGA 高速數(shù)字 下變頻 實(shí)現(xiàn)方法

  上傳時(shí)間： 2016-01-27

  上傳用戶：z754970244

• 一種基于小波分解的多圖象拼接技術(shù).對(duì)在多個(gè)圖象間進(jìn)行非規(guī)則形狀圖象拼接的多分辨整合技術(shù)進(jìn)行了研究。運(yùn)用Multi2masks方法將多個(gè)圖象的選定區(qū)域同時(shí)融合在一起, 減小了計(jì)算量, 并利用小波變換對(duì)圖免費(fèi)下載

  資源簡(jiǎn)介：一種基于小波分解的多圖象拼接技術(shù).對(duì)在多個(gè)圖象間進(jìn)行非規(guī)則形狀圖象拼接的多分辨整合技術(shù)進(jìn)行了研究。運(yùn)用Multi2masks方法將多個(gè)圖象的選定區(qū)域同時(shí)融合在一起, 減小了計(jì)算量, 并利用小波變換對(duì)圖象進(jìn)行多分辨分解, 采用與頻段寬度成正比的加權(quán)拼接寬度來消...

  標(biāo)簽： Multi2masks 圖象 小波分解 分辨

  上傳時(shí)間： 2016-02-08

  上傳用戶：梧桐

• 運(yùn)用神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)病害診斷.一種基于模糊Hopfield網(wǎng)絡(luò)的多病害診斷方法免費(fèi)下載

  資源簡(jiǎn)介：運(yùn)用神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)病害診斷.一種基于模糊Hopfield網(wǎng)絡(luò)的多病害診斷方法

  標(biāo)簽： Hopfield 神經(jīng)網(wǎng)絡(luò) 模糊 網(wǎng)絡(luò)

  上傳時(shí)間： 2016-03-26

  上傳用戶：weiwolkt

• 　介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號(hào)處理嵌入式系統(tǒng)的設(shè)計(jì)方案及設(shè)計(jì)實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時(shí)性強(qiáng)、集成度高以及軟硬件可免費(fèi)下載

  資源簡(jiǎn)介：　介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號(hào)處理嵌入式系統(tǒng)的設(shè)計(jì)方案及設(shè)計(jì)實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時(shí)性強(qiáng)、集成度高以及軟硬件可編程易于系統(tǒng) 擴(kuò)展及重構(gòu)的特點(diǎn)。

  標(biāo)簽： FPGA DSP VME MGT

  上傳時(shí)間： 2016-05-11

  上傳用戶：youmo81

• 本文論述了在整個(gè)無線收發(fā)系統(tǒng)中用軟件的方法實(shí)現(xiàn)信道編譯碼系統(tǒng)的功能。實(shí)現(xiàn)了一種基于FPGA的信道編譯碼方法免費(fèi)下載

  資源簡(jiǎn)介：本文論述了在整個(gè)無線收發(fā)系統(tǒng)中用軟件的方法實(shí)現(xiàn)信道編譯碼系統(tǒng)的功能。實(shí)現(xiàn)了一種基于FPGA的信道編譯碼方法，并給出了VHDL語言的實(shí)現(xiàn)方法及仿真波形。信道編譯碼系統(tǒng)包括發(fā)射端的信道編碼和接收端的信道譯碼兩大部分。信道編碼部分包括漢明編碼、基帶信號(hào)調(diào)...

  標(biāo)簽： FPGA 信道 編譯碼 無線收發(fā)系統(tǒng)

  上傳時(shí)間： 2013-12-25

  上傳用戶：saharawalker

• 一種基于PN訓(xùn)練序列的OFDM時(shí)頻同步的新算法。通過構(gòu)造倒序結(jié)構(gòu)的同步訓(xùn)練序列免費(fèi)下載

  資源簡(jiǎn)介：一種基于PN訓(xùn)練序列的OFDM時(shí)頻同步的新算法。通過構(gòu)造倒序結(jié)構(gòu)的同步訓(xùn)練序列，獲得了較好的定時(shí)性能。

  標(biāo)簽： OFDM 序列 同步的 時(shí)頻

  上傳時(shí)間： 2014-06-21

  上傳用戶：SimonQQ

• 文章中實(shí)現(xiàn)了一種基于有限狀態(tài)機(jī)的新型水聲網(wǎng)絡(luò)多址接入?yún)f(xié)議。免費(fèi)下載

  資源簡(jiǎn)介：文章中實(shí)現(xiàn)了一種基于有限狀態(tài)機(jī)的新型水聲網(wǎng)絡(luò)多址接入?yún)f(xié)議。

  標(biāo)簽： 有限狀態(tài)機(jī) 多址接入 協(xié)議 網(wǎng)絡(luò)

  上傳時(shí)間： 2013-12-20

  上傳用戶：zhichenglu

• 微分進(jìn)化算法DE（Differential Evolution）由Storn和Price等學(xué)者于1995年首先提出。它是一種基于種群優(yōu)化的新智能優(yōu)化方法免費(fèi)下載

  資源簡(jiǎn)介：微分進(jìn)化算法DE（Differential Evolution）由Storn和Price等學(xué)者于1995年首先提出。它是一種基于種群優(yōu)化的新智能優(yōu)化方法，它已被證明在求解過程中具有高效性、收斂性、魯棒性等優(yōu)點(diǎn)

  標(biāo)簽： Differential Evolution Storn Price

  上傳時(shí)間： 2014-01-13

  上傳用戶：siguazgb

• 本文研究一種基于FPGA的WM8731的I2C總線配置模塊。免費(fèi)下載

  資源簡(jiǎn)介：本文研究一種基于FPGA的WM8731的I2C總線配置模塊。

  標(biāo)簽： FPGA 8731 I2C WM

  上傳時(shí)間： 2013-12-20

  上傳用戶：stewart·

• 本文結(jié)合汽車配件廠工廠制造執(zhí)行系統(tǒng)(MES)的開發(fā)實(shí)踐,介紹和討論了一種基于多 線程串口通信的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法免費(fèi)下載

  資源簡(jiǎn)介：本文結(jié)合汽車配件廠工廠制造執(zhí)行系統(tǒng)(MES)的開發(fā)實(shí)踐,介紹和討論了一種基于多 線程串口通信的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法，討論了在設(shè)計(jì)和實(shí)現(xiàn)該系統(tǒng)的時(shí)候必 須考慮和注意的要點(diǎn)，并對(duì)系統(tǒng)在實(shí)現(xiàn)中涉及的多線程處理技術(shù)、串行通信、數(shù)據(jù)庫訪問技 術(shù)...

  標(biāo)簽： MES 汽車配件 工廠 制造執(zhí)行

  上傳時(shí)間： 2013-12-21

  上傳用戶：思琦琦

• 本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...

  標(biāo)簽： FPGA PLUS MAX CPLD

  上傳時(shí)間： 2014-02-01

  上傳用戶：wff

• 一種基于相容壓縮和FDR編碼壓縮的綜合壓縮方法。該方法首先把原始測(cè)試集的測(cè)試向量轉(zhuǎn)變成多掃描鏈的形式免費(fèi)下載

  資源簡(jiǎn)介：一種基于相容壓縮和FDR編碼壓縮的綜合壓縮方法。該方法首先把原始測(cè)試集的測(cè)試向量轉(zhuǎn)變成多掃描鏈的形式，利用測(cè)試向量間的相容關(guān)系進(jìn)行第一次壓縮——相容壓縮，在此基礎(chǔ)上對(duì)相容壓縮過的測(cè)試集進(jìn)行重排，使其仍然保持原始測(cè)試集中測(cè)試模式的排列特性，并對(duì)...

  標(biāo)簽： FDR 測(cè)試 編碼 向量

  上傳時(shí)間： 2014-01-21

  上傳用戶：xuan‘nian