STM32移植TI圖形庫（GRLIB）以及說明文檔（文檔系轉載）
上傳時間： 2013-07-19
上傳用戶：damozhi
武漢理工大學某系的教程，比較基礎，分享一下..內涵示例程序M文件
上傳時間： 2013-06-17
上傳用戶：LSPSL
一種基于FPGA實現(xiàn)的FFT結構\\r\\n調從基本元器件開始的計算機硬件系統(tǒng)的設計與實現(xiàn),大多設置在自動控制系,形成了與應用系統(tǒng)結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時間： 2013-08-20
上傳用戶：linlin
目前在單片機的教學過程中，Labcenter Electronics 推出的 EDA 軟件 Proteus（普羅特斯）已越來越\r\n受到重視，并被提倡應用于單片機數(shù)字實驗室的構建之中。Proteus 是一款功能較為全面的電子設計自動\r\n化軟件，它不但可用于 PCB 設計以及模擬和數(shù)字電路仿真分析，還可應用于單片機及其外圍電路的仿\r\n真，支持的微處理器芯片（Microprocessors ICs）包括 8051 系列、AVR 系列、PIC 系列、HC11 系列、\r\nARM7/LPC2000 系
上傳時間： 2013-08-27
上傳用戶：源弋弋
本書所要介紹的就是Cadence 公司所出品的Allegro Layout 軟件工具，書中每\r\n個章節(jié)的出現(xiàn)順序系按照實際的電路板設計流程而編排，而每一個章節(jié)又按照下\r\n列的方式編排，以期讓使用者可以較快地進入使用狀況
上傳時間： 2013-09-05
上傳用戶：13162218709
protel99元件庫大全 protel99元件庫大全是由小編收集整理出的用于protel99元件庫，包括一些常用的元件庫，數(shù)量是非常豐富的。 以下是一些常用的protel99元件封裝庫下載地址及一些相關知識 protel99、DXP lib元件及封裝庫 protel99se_元件名系表--分立元件庫中英文對照 protel99se常用封裝庫元件&分立元件庫 protel99元件庫 protel99se 元件庫 Protel+DXP常用元件庫 Protel DXP中元件庫的使用 Protel元件封裝庫與符號對應總結
上傳時間： 2013-10-25
上傳用戶：zgu489
Dongle泛指任何能插到電腦上的小型硬體，PC TV dongle則是用來在PC上觀看電視節(jié)目所用的擴充裝置。一般來說，依照採用的電視訊號規(guī)格，PC TV dongle可區(qū)分成兩大類：若使用的訊源為數(shù)位訊號，則屬於數(shù)位PC TV dongle；若使用的是類比訊號，則屬於類比PC TV dongle。全球各地皆有不同的採納階段，且推行的廣播標準也不盡相同。
上傳時間： 2013-12-12
上傳用戶：lifangyuan12
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
半導體的產(chǎn)品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
