卡爾曼濾波器教程,中文詳解,通俗易懂,18頁(yè)-Kalman Filter Directory
上傳時(shí)間: 2013-04-24
上傳用戶:牛布牛
N個(gè)源碼,都是C文件或C++源文件。 此文件高壓縮。解壓時(shí)間可能長(zhǎng)一些。 申請(qǐng)加下載限額。 主頁(yè):http://www.programsalon.com/developer.asp?id=
上傳時(shí)間: 2013-07-01
上傳用戶:牛布牛
49個(gè)電路實(shí)例詳解 三位數(shù)字顯示電容測(cè)試表電路圖 市電電壓雙向越限報(bào)警保護(hù)器等
標(biāo)簽: 電路實(shí)例
上傳時(shí)間: 2013-06-19
上傳用戶:shenglei_353
開關(guān)電源設(shè)計(jì)詳解 開關(guān)電源設(shè)計(jì)詳解 開關(guān)電源設(shè)計(jì)詳解 開關(guān)電源設(shè)計(jì)詳解
標(biāo)簽: 開關(guān)電源設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:stewart·
嵌入式Linux系統(tǒng)開發(fā)技術(shù)詳解--基于ARM(完整版) 詳細(xì)解讀~!
上傳時(shí)間: 2013-07-11
上傳用戶:咔樂塢
隨著糾錯(cuò)編碼理論研究的不斷深入,糾錯(cuò)碼的實(shí)際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種,已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長(zhǎng)度最佳碼,編、譯碼器易于實(shí)現(xiàn),且具有較強(qiáng)的糾錯(cuò)能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問題。 首先介紹了IEEE 802.11無(wú)線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范,然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計(jì)方法,接著通過對(duì)(2,1,7)卷積碼特點(diǎn)的具體分析,吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn),采取一系列的改進(jìn)措施,基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略,使得在同樣時(shí)鐘速率下,系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號(hào)EP1C6Q240C8)器件上進(jìn)測(cè)試,并對(duì)測(cè)試結(jié)果作了簡(jiǎn)單分析。
上傳時(shí)間: 2013-05-25
上傳用戶:00.00
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上,對(duì)比分析了幾種多用戶檢測(cè)算法的性能,給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾,給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著,針對(duì)WCDMA反向鏈路信道結(jié)構(gòu),介紹了擴(kuò)頻使用的OVSF碼和擾碼,分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性,指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上,給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖,并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消,需要對(duì)用戶信號(hào)重構(gòu),因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上,衍生出符號(hào)級(jí)上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值,并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn),在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽: WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間: 2013-07-29
上傳用戶:jiangxin1234
PCB板的線寬、覆銅厚度與通過的電流對(duì)應(yīng)的關(guān)系 寬度(mm) 電流(A) 寬度(mm) 電流(A) 寬度(mm) 電流(A)0.15 0.2 0.15 0.5 0.15
上傳時(shí)間: 2013-06-28
上傳用戶:gzming
PCB板的線寬、覆銅厚度與通過的電流對(duì)應(yīng)的關(guān)系,可作為PCB設(shè)計(jì)時(shí)的參考資料。
上傳時(shí)間: 2013-06-16
上傳用戶:liansi
本文主要研究了數(shù)字聲音廣播系統(tǒng)(DAB)內(nèi)交織器與解交織器的算法及硬件實(shí)現(xiàn)方法。時(shí)間交織器與解交織器的硬件實(shí)現(xiàn)可以有幾種實(shí)現(xiàn)方案,本文對(duì)其性能進(jìn)行了分析比較,選擇了一種工程中實(shí)用的設(shè)計(jì)方案進(jìn)行設(shè)計(jì),并將設(shè)計(jì)結(jié)果以FPGA設(shè)計(jì)驗(yàn)證。時(shí)間解交織器的交織速度、電路面積、占用內(nèi)存、是設(shè)計(jì)中主要因素,文中采用了單口SRAM實(shí)現(xiàn),減少了對(duì)存儲(chǔ)器的使用,利用lC設(shè)計(jì)的優(yōu)化設(shè)計(jì)方法來改善電路的面積。硬件實(shí)現(xiàn)是采用工業(yè)EDA標(biāo)準(zhǔn)Top-to-Down設(shè)計(jì)思想來設(shè)計(jì)時(shí)間解交織,使用verilogHDL硬件描述語(yǔ)言來描述解交織器,用Cadence Nc-verilog進(jìn)行仿真,Debussy進(jìn)行debug,在Altera公司的FPGA開發(fā)板上進(jìn)行測(cè)試,然后用ASIC實(shí)現(xiàn)。測(cè)試結(jié)果證明:時(shí)間解交織器的輸出正確,實(shí)現(xiàn)速度較快,占用面積較小。
上傳時(shí)間: 2013-04-24
上傳用戶:梧桐
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1