C語言趣味程序百例精解——繪制曲線，不定方程求整數解，邏輯推理等
上傳時間： 2013-04-24
上傳用戶：waitingfy
變速恒頻風力發電技術因其高效性和實用性正受到越來越多的關注，有著良好的發展前景。本文致力于研究變速恒頻風力發電技術，從分析其運行機理入手，比較了定槳距、變槳距和變速恒頻風力發電的區別，選定雙饋式變速恒頻方案：它在低風速階段主要進行變槳距調節追求最大風能捕獲，高風速時通過控制雙饋電機轉子側的電流，達到定子輸出恒頻和有功、無功的獨立調節。變槳距風力機作為風能轉換為機械能的設備，是風力發電系統的重要組成部分，它與風電場風能資源的匹配問題直接影響到了風力發電系統的運行特性。本文以風能理論為基礎，探討了風力機組設備的選型問題，建立起風速和風力機系統的數學模型。雙饋異步電機是變速恒頻風力發電系統的核心。本文分析了其基本運行特點，指出雙饋發電機具有普通交流電機無法比擬的優點；研究了穩態電路和功率平衡關系，并詳細推導出M-T-0坐標系下的5階狀態方程，建立起定子磁鏈定向矢量控制系統，實現了定子有功和無功的解耦控制，使電機控制簡單化。變頻器是雙饋電機實現變速恒頻運行的關鍵，本文選定了六脈波交-交變頻器作為勵磁電源。通過對其主電路結構、余弦交截法和觸發脈沖產生原理等的進一步分析，建立起六脈波交-交變頻器的數學模型，并處理了與變頻器與發電機的接口問題。最后，利用Matlab6.5/Simulink5.0仿真軟件，建立了系統各組成部分的仿真模型，并進行了仿真實驗研究。仿真結果表明，所建模型是正確的，變速恒頻風力發電系統具有良好的運行特性。
上傳時間： 2013-07-14
上傳用戶：dsgkjgkjg
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
經由改變外部閘極電阻(gate resistors)或增加一個跨在汲極(drain)和源極(source)的小電容來調整MOSFET的di/dt和dv/dt，去觀察它們如何對EMI產生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個有著單組輸出+12V/4.1A及初級側MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉接器(adapter)來做傳導性及輻射性EMI測試。
上傳時間： 2014-09-08
上傳用戶：swing
Keil C51使用詳解Keil C51 是美國Keil Software 公司出品的51 系列兼容單片機C 語言軟件開發系統，與匯編相比，C 語言在功能上、結構性、可讀性、可維護性上有明顯的優勢，因而易學易用。用過匯編語言后再使用C 來開發，體會更加深刻。Keil C51 軟件提供豐富的庫函數和功能強大的集成開發調試工具，全Windows界面。另外重要的一點，只要看一下編譯后生成的匯編代碼，就能體會到Keil C51生成的目標代碼效率非常之高，多數語句生成的匯編代碼很緊湊，容易理解。在開發大型軟件時更能體現高級語言的優勢。下面詳細介紹 Keil C51 開發系統各部分功能和使用。第二節 Keil C51 單片機軟件開發系統的整體結構C51 工具包的整體結構，如圖(1)所示，其中uVision 與Ishell 分別是C51 forWindows 和for Dos 的集成開發環境(IDE)，可以完成編輯、編譯、連接、調試、仿真等整個開發流程。開發人員可用IDE 本身或其它編輯器編輯C 或匯編源文件。然后分別由C51 及A51 編譯器編譯生成目標文件(.OBJ)。目標文件可由LIB51 創建生成庫文件，也可以與庫文件一起經L51 連接定位生成絕對目標文件(.ABS)。ABS 文件由OH51 轉換成標準的Hex 文件，以供調試器dScope51 或tScope51 使用進行源代碼級調試，也可由仿真器使用直接對目標板進行調試，也可以直接寫入程序存貯器如EPROM 中。圖(1) C51 工具包整體結構圖第三節 Keil C51 工具包的安裝81. C51 for Dos在 Windows 下直接運行軟件包中DOS\C51DOS.exe 然后選擇安裝目錄即可。完畢后欲使系統正常工作須進行以下操作(設C:\C51 為安裝目錄)：修改 Autoexec.bat，加入path=C:\C51\BinSet C51LIB=C:\C51\LIBSet C51INC=C:\C51\INC然后運行Autoexec.bat2. C51 for Windows 的安裝及注意事項：在 Windows 下運行軟件包中WIN\Setup.exe，最好選擇安裝目錄與C51 for Dos相同，這樣設置最簡單(設安裝于C:\C51 目錄下)。然后將軟件包中crack 目錄中的文件拷入C:\C51\Bin 目錄下。第四節 Keil C51 工具包各部分功能及使用簡介1. C51 與A51(1) C51C51 是C 語言編譯器，其使用方法為：C51 sourcefile[編譯控制指令]或者 C51 @ commandfile其中 sourcefile 為C 源文件(.C)。大量的編譯控制指令完成C51 編譯器的全部功能。包控C51 輸出文件C.LST，.OBJ，.I 和.SRC 文件的控制。源文件(.C)的控制等，詳見第五部分的具體介紹。而 Commandfile 為一個連接控制文件其內容包括：.C 源文件及各編譯控制指令，它沒有固定的名字，開發人員可根據自己的習慣指定，它適于用控制指令較多的場合。(2) A51A51 是匯編語言編譯器，使用方法為：9A51 sourcefile[編譯控制指令]或 A51 @ commandfile其中sourcefile 為匯編源文件(.asm或.a51)，而編譯控制指令的使用與其它匯編如ASM語言類似，可參考其他匯編語言材料。Commandfile 同C51 中的Commandfile 類似，它使A51 使用和修改方便。2. L51 和BL51(1) L51L51 是Keil C51 軟件包提供的連接/定位器，其功能是將編譯生成的OBJ 文件與庫文件連接定位生成絕對目標文件(.ABS)，其使用方法為：L51 目標文件列表[庫文件列表] [to outputfile] [連接控制指令]或 L51 @Commandfile源程序的多個模塊分別經 C51 與A51 編譯后生成多個OBJ 文件，連接時，這些文件全列于目標文件列表中，作為輸入文件，如果還需與庫文件(.LiB)相連接，則庫文件也必須列在其后。outputfile 為輸文件名，缺少時為第一模塊名，后綴為.ABS。連接控制指令提供了連接定位時的所有控制功能。Commandfile 為連接控制文件，其具體內容是包括了目標文件列表，庫文件列表及輸出文件、連接控制命令，以取代第一種繁瑣的格式，由于目標模塊庫文件大多不止1 個，因而第2 種方法較多見，這個文件名字也可由使用者隨意指定。(2) Bl51BL51 也是C51 軟件包的連接/定位器，其具有L51 的所有功能，此外它還具有以下3 點特別之處：a. 可以連接定位大于64kBytes 的程序。b. 具有代碼域及域切換功能(CodeBanking & Bank Switching)c. 可用于RTX51 操作系統RTX51 是一個實時多任務操作系統，它改變了傳統的編程模式，甚至不必用main( )函數，單片機系統軟件向RTOS 發展是一種趨勢，這種趨勢對于186 和38610及68K 系列CPU 更為明顯和必須，對8051 因CPU 較為簡單，程序結構等都不太復雜，RTX51 作用顯得不太突出，其專業版軟件PK51 軟件包甚至不包括RTX51Full，而只有一個RTX51TINY 版本的RTOS。RTX51 TINY 適用于無外部RAM 的單片機系統，因而可用面很窄，在本文中不作介紹。Bank switching 技術因使用很少也不作介紹。3. DScope51，Tscope51 及Monitor51(1) dScope51dScope51 是一個源級調試器和模擬器，它可以調試由C51 編譯器、A51 匯編器、PL/M-51 編譯器及ASM－51 匯編器產生的程序。它不需目標板（for windows 也可通過mon51 接目標板），只能進行軟件模擬，但其功能強大，可模擬CPU 及其外圍器件，如內部串口，外部I/O 及定時器等，能對嵌入式軟件功能進行有效測試。
上傳時間： 2013-11-01
上傳用戶：zhouxuepeng1
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
電子發燒友網：本資料是關于單片機及接口技術這門課程的期末考試試卷及答案的詳解。 8.當需要從MCS-51單片機程序存儲器取數據時，采用的指令為( )。 a)MOV A, @R1 b)MOVC A, @A + DPTR c)MOVX A, @ R0 d)MOVX A, @ DPTR 二、填空題(每空1分，共30分) 1.一個完整的微機系統由 和 兩大部分組成。 2.8051 的引腳RST是____(IN腳還是OUT腳)，當其端出現____電平時,8051進入復位狀態。8051一直維持這個值，直到RST腳收到____電平，8051才脫離復位狀態，進入程序運行狀態，從ROM H單元開始取指令并翻譯和執行。 3.半導體存儲器分成兩大類 和 ，其中 具有易失性，常用于存儲 。
上傳時間： 2015-01-03
上傳用戶：wfl_yy
非線性方程類，封裝了有關解非線性方程的算法
上傳時間： 2015-01-22
上傳用戶：許小華
