这里只有精品视频在线,国产精品毛片视频,久久久久久爱

觸摸屏<b>控制芯片</b>

基于IGBT的150kHz大功率感應加熱電源的研究.rar

本文以感應加熱電源為研究對象，闡述了感應加熱電源的基本原理及其發(fā)展趨勢。對感應加熱電源常用的兩種拓撲結(jié)構(gòu)--電流型逆變器和電壓型逆變器做了比較分析，并分析了感應加熱電源的各種調(diào)功方式。在對比幾種功率調(diào)節(jié)方式的基礎(chǔ)上，得出在整流側(cè)調(diào)功有利于高頻感應加熱電源頻率和功率的提高的結(jié)論，選擇了不控整流加軟斬波器調(diào)功的感應加熱電源作為研究對象。針對傳統(tǒng)硬斬波調(diào)功式感應加熱電源功率損耗大的缺點，采用軟斬波調(diào)功方式，設(shè)計了一種零電流開關(guān)準諧振變換器ZCS-QRCs(Zero-current-switching-Quasi-resonant)倍頻式串聯(lián)諧振高頻感應加熱電源。介紹了該軟斬波調(diào)功器的組成結(jié)構(gòu)及其工作原理，通過仿真和實驗的方法研究了該軟斬波器的性能，從而得出該軟斬波器非常適合大功率高頻感應加熱電源應用場合的結(jié)論。同時設(shè)計了功率閉環(huán)控制系統(tǒng)和PI功率調(diào)節(jié)器，將感應加熱電源的功率控制問題轉(zhuǎn)化為Buck斬波器的電壓控制問題。針對目前IGBT器件頻率較低的實際情況，本文提出了一種新的逆變拓撲-通過IGBT的并聯(lián)來實現(xiàn)倍頻，從而在保證感應加熱電源大功率的前提下提高了其工作頻率，并在分析其工作原理的基礎(chǔ)上進行了仿真，驗證了理論分析的正確性，達到了預期的效果。另外，本文還設(shè)計了數(shù)字鎖相環(huán)(DPLL)，使逆變器始終保持在功率因數(shù)近似為1的狀態(tài)下工作，實現(xiàn)電源的高效運行。最后，分析并設(shè)計了IGBT的緩沖吸收電路。本文第五章設(shè)計了一臺150kHz、10KW的倍頻式感應加熱電源實驗樣機，其中斬波器頻率為20kHz，逆變器工作頻率為150kHz(每個IGBT工作頻率為75kHz)，控制核心采用TI公司的TMS320F2812DSP控制芯片，簡化了系統(tǒng)結(jié)構(gòu)。實驗結(jié)果表明，該倍頻式感應加熱電源實現(xiàn)了斬波器和逆變器功率器件的軟開關(guān)，有效的減小了開關(guān)損耗，并實現(xiàn)了數(shù)字化，提高了整機效率。文章給出了整機的結(jié)構(gòu)設(shè)計，直流斬波部分控制框圖，逆變控制框圖，驅(qū)動電路的設(shè)計和保護電路的設(shè)計。同時，給出了關(guān)鍵電路的仿真和實驗波形。實驗證明，以上分析和電路設(shè)計都是行之有效的，在實驗中取得很好的效果。

標簽： IGBT 150 kHz

上傳時間： 2013-05-20

上傳用戶：lyy1234
50kHzIGBT串聯(lián)諧振感應加熱電源研制.rar

目前以IGBT為開關(guān)器件的串聯(lián)諧振感應加熱電源在大功率和高頻下的研究是一個熱點和難點,為彌補采用模擬電路搭建而成的控制系統(tǒng)的不足,對感應加熱電源數(shù)字化控制研究是必然趨勢。本文以串聯(lián)諧振型感應加熱電源為研究對象,采用TI公司的TMS320F2812為控制芯片實現(xiàn)電源控制系統(tǒng)的數(shù)字化。首先分析了串聯(lián)諧振型感應加熱電源的負載特性和調(diào)功方式,確定了采用相控整流調(diào)功控制方式,接著分析了串聯(lián)諧振逆變器在感性和容性狀態(tài)下的工作過程確定了系統(tǒng)安全可靠的運行狀態(tài)。本文設(shè)計了電源主電路參數(shù)并在Matlab/Simulink仿真環(huán)境下搭建了整個系統(tǒng),仿真分析了串聯(lián)諧振型感應加熱電源的半壓啟動模式及鎖相環(huán)頻率跟蹤能力和功率調(diào)節(jié)控制。針對感應加熱電源的數(shù)字控制系統(tǒng),在討論了晶閘管相控觸發(fā)和鎖相環(huán)的工作原理及研究現(xiàn)狀下詳細地分析了本課題基于DSP晶閘管相控脈沖數(shù)字觸發(fā)和數(shù)字鎖相環(huán)(DPLL)的實現(xiàn),得出它們各自的優(yōu)越性,同時分析了感應加熱電源的功率控制策略,得出了采用數(shù)字PI積分分離的控制方法。本文采用TI公司的TMS320F2812作為系統(tǒng)的控制芯片,搭建了控制系統(tǒng)的DSP外圍硬件電路,分析了系統(tǒng)的運行過程并編寫了整個控制系統(tǒng)的程序。最后對控制系統(tǒng)進行了試驗,驗證了理論分析的正確性和控制方案的可行性。

標簽： kHzIGBT 50 串聯(lián)諧振

上傳時間： 2013-05-25

上傳用戶：kennyplds
50V50A移相全橋ZVSDCDC變換器的設(shè)計.rar

隨著通訊技術(shù)和電力系統(tǒng)的發(fā)展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關(guān)的結(jié)合解決了這一問題。因此，對其進行研究設(shè)計具有十分重要的意義。首先，論文闡述PWM DC/DC變換器的軟開關(guān)技術(shù)，且根據(jù)移相控制PWM全橋變換器的主電路拓撲結(jié)構(gòu)，選定適合于本論文的零電壓開關(guān)軟開關(guān)技術(shù)的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關(guān)的實現(xiàn)策略。其次，對選定的主電路拓撲結(jié)構(gòu)進行電路設(shè)計，給出主電路中各參量的設(shè)計及參數(shù)的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數(shù)設(shè)計、高頻變壓器及諧振電感的參數(shù)設(shè)計以及輸出整流濾波電路的參數(shù)設(shè)計。然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設(shè)計。對主功率管MOSFET的驅(qū)動電路進行分析和設(shè)計。最后，基于理論計算，對系統(tǒng)主電路進行仿真，研究其各部分設(shè)計的參數(shù)是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統(tǒng)實驗平臺上做了大量的實驗。實驗結(jié)果表明，論文所設(shè)計的DC/DC變換器能很好的實現(xiàn)軟開關(guān)，提高效率，使輸出電壓得到穩(wěn)定控制，最后通過調(diào)整移相控制電路，可實現(xiàn)直流輸出的寬范圍調(diào)整，具有很好的工程實用價值。

標簽： ZVSDCDC 50V50A 移相全橋

上傳時間： 2013-08-04

上傳用戶：zklh8989
CH452驅(qū)動程序及說明書.rar

CH452是數(shù)碼管顯示驅(qū)動和鍵盤掃描控制芯片。CH452 內(nèi)置時鐘振蕩電路，可以動態(tài)驅(qū)動8 位數(shù) 碼管或者64 位LED，具有BCD 譯碼、閃爍、移位、段位尋址、光柱譯碼等功能；同時還可以進行64 鍵的鍵盤掃描；CH452 通過可以級聯(lián)的4線串行接口或者2 線串行接口與單片機等交換數(shù)據(jù)；并且可以對單片機提供上電復位信號。

標簽： 452 CH 驅(qū)動程序

上傳時間： 2013-06-08

上傳用戶：奇奇奔奔
基于單片機的嵌入式WEB服務器設(shè)計.rar

本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實現(xiàn)嵌入式WEB服務器，此服務器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet，這樣就能夠利用Internet實現(xiàn)對各種嵌入式設(shè)備的低成本遠程訪問和資源共享。本研究實現(xiàn)的嵌入式WEB服務器以STC89C51系列單片機為核心，用其串口作為與嵌入式設(shè)備的接口，用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口，并通過軟件實現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換，通過以太網(wǎng)實現(xiàn)嵌入式設(shè)備與遠程計算機之間的雙向數(shù)據(jù)通信，給出了硬件設(shè)計和軟件實現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動。軟件部分研究實現(xiàn)了TCP/IP的各層協(xié)議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實際中得以應用，如對于蓄電池電壓的遠程檢測等。研究結(jié)果表明，利用嵌入式WEB服務器將嵌入式設(shè)備連入Internet網(wǎng)絡是切實可行的。經(jīng)實驗測試整個系統(tǒng)占用資源少，成本較低、移植性較好，能夠完成常用的相關(guān)網(wǎng)絡通訊功能，網(wǎng)絡數(shù)據(jù)傳輸可靠性較好。

標簽： WEB 單片機嵌入式

上傳時間： 2013-04-24

上傳用戶：liucf
基于FPGA函數(shù)信號發(fā)生器的設(shè)計與實現(xiàn).rar

任意波形發(fā)生器已成為現(xiàn)代測試領(lǐng)域應用最為廣泛的通用儀器之一，代表了信號源的發(fā)展方向。直接數(shù)字頻率合成(DDS)是二十世紀七十年代初提出的一種全數(shù)字的頻率合成技術(shù)，其查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。由于現(xiàn)場可編程門陣列(FPGA)具有高集成度、高速度、可實現(xiàn)大容量存儲器功能的特性，能有效地實現(xiàn)DDS技術(shù)，極大的提高函數(shù)發(fā)生器的性能，降低生產(chǎn)成本。本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設(shè)計過程，接著分析了整個設(shè)計中應處理的問題，根據(jù)設(shè)計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現(xiàn)。最后就這三個部分分別詳細地進行了闡述。在實現(xiàn)過程中，本設(shè)計選用了Altera公司的EP2C35F672C6芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設(shè)計中，F(xiàn)PGA芯片的設(shè)計和與控制芯片的接口設(shè)計是一個難點，本文利用Altera的設(shè)計工具QuartusⅡ并結(jié)合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統(tǒng)的測量結(jié)果，并對誤差進行了一定分析，結(jié)果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結(jié)果表明，本設(shè)計達到了預定的要求，并證明了采用軟硬件結(jié)合，利用FPGA技術(shù)實現(xiàn)任意波形發(fā)生器的方法是可行的。

標簽： FPGA 函數(shù)信號發(fā)生器

上傳時間： 2013-08-03

上傳用戶：1079836864
基于FPGA的IDE固態(tài)硬盤控制器的設(shè)計與實現(xiàn).rar

固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。本文以設(shè)計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計了一個位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設(shè)備進行相應的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設(shè)計的要點和難點；第二：論文設(shè)計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設(shè)計；第三：論文以設(shè)計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進行了功能測試和分析，驗證了本論文設(shè)計的正確性。

標簽： FPGA IDE 固態(tài)硬盤

上傳時間： 2013-07-31

上傳用戶：liangrb
TCN多功能車輛通信總線的FPGA設(shè)計.rar

隨著列車自動化控制和現(xiàn)場總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應用。TCN協(xié)議將列車通信網(wǎng)絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。本文介紹了國內(nèi)外列車通信網(wǎng)絡的發(fā)展情況和各自優(yōu)勢，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計方法，RLT硬件描述語言實現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統(tǒng)的移植。在eCos實時操作系統(tǒng)上，完成了驅(qū)動和上層應用程序，包括端口初始化、端口配置、幀收發(fā)指令和報文分析。為了驗證設(shè)計的正確性，在設(shè)計的硬件平臺基礎(chǔ)上，搭建了MVB通信網(wǎng)絡的最小系統(tǒng)，對網(wǎng)絡進行系統(tǒng)功能測試。測試結(jié)果表明：設(shè)計方案正確，達到了設(shè)計的預期要求。

標簽： FPGA TCN 多功能

上傳時間： 2013-08-03

上傳用戶：bruce5996
基于FPGA的ICT在線測試儀硬件設(shè)計.rar

焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié)，關(guān)系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上，結(jié)合當前先進的電子技術(shù)，設(shè)計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。本文設(shè)計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責控制下位機其它所有電路的正常工作，并實現(xiàn)與上位機間的通信。針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設(shè)計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設(shè)計并完成了一信號發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。針對數(shù)字器件的測試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數(shù)字器件的測試原理和方法進行了詳細的描述，在文中給出了相關(guān)的硬件測試電路圖。本設(shè)計中，所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號，所以本文設(shè)計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計了開關(guān)矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計，本文采用USB通信方式與上位機進行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計。在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計，以協(xié)助硬件部分來完成對印制電路板的測試工作。本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào)，試驗證明設(shè)計達到了項目預定要求。

標簽： FPGA ICT 在線測試儀

上傳時間： 2013-08-02

上傳用戶：fywz
圖像縮放算法的研究與FPGA設(shè)計.rar

Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號轉(zhuǎn)換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上，采用自上而下(Top-down)的設(shè)計方法，給出了scaler的設(shè)計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應用于相關(guān)圖像處理芯片中。圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計決定著縮放性能的優(yōu)劣，也是控制芯片成本的關(guān)鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對scaler的總體結(jié)構(gòu)進行了設(shè)計；通過對圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復雜度。FPGA設(shè)計中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于：行列縮放可以同時進行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設(shè)計。此外，本文還介紹了其他輔助模塊的設(shè)計，包括DVI接口信號處理模塊、縮放參數(shù)計算與控制模塊以及輸出信號檢測與時序濾波模塊。本設(shè)計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統(tǒng)仿真，證明該scaler的設(shè)計達到了預期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。

標簽： FPGA 圖像法的研究

上傳時間： 2013-05-30

上傳用戶：xiaowei314