本文介紹了AT89S51單片機和DS12887時鐘芯片構(gòu)成的新型打鈴器的研制過程，詳細介紹了單片機的硬件電路設(shè)計和軟件編程方法，具有很高的科研和商業(yè)價值
上傳時間： 2013-06-17
上傳用戶：xzt
可編程控制器PLC以抗擾性強、可靠性高和編程靈活等特點在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計，介紹一種基于MCS．51單片機的PLC仿真器，并給出了硬、軟件設(shè)計與實現(xiàn)方法。編程設(shè)計主要包括監(jiān)控主
上傳時間： 2013-07-07
上傳用戶：yzhl1988
EDA卷積碼編解碼器實現(xiàn)技術(shù)針對某擴頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標(biāo)簽： EDA 卷積碼 編解碼器 實現(xiàn)技術(shù)
上傳時間： 2013-07-18
上傳用戶：ynwbosss
MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時間： 2013-07-26
上傳用戶：liaofamous
本文分析了目前軟PLC 編輯器中功能塊編程的不足，提出了使用面向?qū)ο蟮母拍顏碓O(shè)計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型，詳細討論了PLC 梯形圖中圖元的設(shè)計方法，并基于此方
上傳時間： 2013-06-21
上傳用戶：allen-zhao123
光伏并網(wǎng)逆變器是將太陽能電池所輸出的直流電轉(zhuǎn)換成符合公共電網(wǎng)要求的交流電并送入電網(wǎng)的設(shè)備。按照不同的標(biāo)準(zhǔn)光伏并網(wǎng)逆變器的拓撲結(jié)構(gòu)分為很多種，本文介紹了一種工頻隔離型光伏并網(wǎng)逆變器
標(biāo)簽： 太陽能電池 光伏并網(wǎng) 逆變器
上傳時間： 2013-08-02
上傳用戶：baiom
寬帶放大器:本設(shè)計利用可變增益寬帶放大器AD603 來提高增益和擴大AGC 控制范圍，通過軟件補償減小增益調(diào)節(jié)的步進間隔和提高準(zhǔn)確度。輸入部分采用高速電壓反饋型運放OPA642作跟隨器提高輸入阻抗，并
標(biāo)簽： 寬帶放大器
上傳時間： 2013-04-24
上傳用戶：lgs12321
數(shù)控系統(tǒng)在工礦領(lǐng)域已得到廣泛應(yīng)用，計算機數(shù)控系統(tǒng)通過對數(shù)字化信息的處理和運算，并轉(zhuǎn)化成脈沖信號，實現(xiàn)對步進電機的控制，進而控制數(shù)控機床動作和零件加工。隨著嵌入式技術(shù)的發(fā)展，我們可以設(shè)計規(guī)模更小，成本更低，功能更特定的嵌入式系統(tǒng)來完成傳統(tǒng)計算機數(shù)控系統(tǒng)所完成的工作。 步進電機以其精度高、控制靈活、定位準(zhǔn)確、起停迅速、工作可靠、能直接接受數(shù)字信號的特點，成為數(shù)控系統(tǒng)中的重要執(zhí)行部件。然而根據(jù)步進電機的特性，必須要采取適當(dāng)而有效的升降速控制策略，特別是在多電機連動的系統(tǒng)中，對多個電機連動的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動的速度控制和脈沖分配的優(yōu)化算法，以及其在基于FPGA和ARM配合的高速數(shù)控雕刻機控制系統(tǒng)中的實現(xiàn)。 在本文中還可以看見，為了減小本系統(tǒng)中主控MCU的壓力，作者還將利用FPGA來設(shè)計一個針對多電機連動的速度控制和脈沖分配優(yōu)化算法的外圍定制控制器。 最終實驗結(jié)果表明，作者所提出的優(yōu)化算法及其在本系統(tǒng)的實現(xiàn)方案，完全達到客戶所提出的高速數(shù)控雕刻機控制系統(tǒng)的各項設(shè)計性能指標(biāo)。
上傳時間： 2013-07-02
上傳用戶：dreamboy36
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結(jié)構(gòu)，在譯碼器復(fù)雜度和譯碼延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平，對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計有著很大的意義。
上傳時間： 2013-06-29
上傳用戶：gokk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
