該文主要研究開發了適用于電力有源濾波器、開關磁阻電機調速系統等現代電力電子裝置的開關穩壓電源.該電源采用雙端反激式功率變換電路,降低了功率MOSFET截止期間的所承受電壓應力,減小了管子的耐壓要求.該文首先詳細分析了多輸出電流型雙端反激式開關電源的基本工作原理,并在此基礎上建立了一套系統的、準確的穩態數學模型及動態小信號模型.根據所建立的數學模型,結合自動控制原理,對閉環控制系統進行了穩定性分析研究,提出了穩定運行條件,給出了閉環系統的參數設計.然后根據已建立的數學模型,利用MATLAB軟件仿真分析了系統的穩定性,同時建立了PSPICE實時仿真電路模型,進行了深入細致的計算機仿真研究,驗證了理論設計的正確性、合理性.最后設計了一套38W、六路輸出的原理樣機,給出了相關的實驗波形和實驗結果分析.
上傳時間： 2013-06-25
上傳用戶：大三三
開發和研制無鐵心永磁電機是當前電機領域的一項重要課題，無鐵心永磁電機可以解決傳統有鐵心電機存在的重量重、損耗高、振動噪聲大等問題。開發無鐵心永磁電機需要準確計算電機的參數和性能，而實現這一任務的重要前提是獲得正確的磁場分布。無鐵心永磁電機氣隙外沒有鐵磁材料，其自身的結構特點決定了無鐵心永磁電機的氣隙磁場屬于三維開域磁場，開域磁場工程問題的計算是近年來計算電磁學的研究熱點之一。 本文的研究內容是國家高技術研究發展(863)計劃項目“新型稀土永磁電機設計與集成技術”的關鍵技術之一。針對無鐵心永磁電機的實際工程問題，計算方法的選擇力求既能保證一定的計算精度，又能節約計算機內存和CPU時間。根據對各種開域電磁場計算方法的分析比較，本文將漸近邊界條件法和有限元法結合解決無鐵心永磁電機三維開域磁場計算問題。 本文主要由以下幾部分組成： 第一部分為無鐵心永磁電機三維開域磁場計算方法的研究。首先提出了基于標量磁位的漸近邊界條件，建立了球形邊界的標量磁位漸近邊界條件數學模型。為了盡可能減少節點的數量，結合無鐵心永磁電機的具體結構，推導了適合于盒形截斷邊界和圓柱形截斷邊界上簡便易行的一階和二階標量漸近邊界條件算子，該算子具有簡單、有限元實施容易的特點。其次研究并建立了標量漸近邊界條件與有限元法結合的三維開域靜磁場的數學模型，并提出具體的實施方法，推導出相應的離散方程。通過對具有解析解的長方永磁體三維開域磁場的實例計算，驗證了方法和所編程序的正確性，并將漸近邊界條件法與截斷法在計算精度和人工外邊界距離方面做了比較。結果表明：在相同人工外邊界情況下，漸近邊界條件與截斷邊界條件相比，計算精度明顯提高，二階漸近邊界條件明顯優于一階漸近邊界條件。與截斷法相比，漸近邊界條件法更節約計算機內存和CPU時間，比較好地處理了計算量與計算精度之間的矛盾。 第二部分針對Halbach陣列內轉子無鐵心永磁電機三維開域磁場問題進行深入研究。利用漸近邊界條件法，定量地計算了在定轉子均無鐵心的情況下電機內部及周圍磁場的大小，總結出了Halbach陣列無鐵心永磁電機磁場的空間分布規律。 第三部分針對不同拓撲結構的Halbach磁體陣列電機磁場問題進行對比研究。通過大量的計算，探討了Halbach陣列永磁電機在轉子無鐵心情況下影響氣隙磁密的各種因素，分析了不同Halbach磁體軸向長度對端部漏磁的影響規律，給出了無鐵心永磁電機漏磁系數、電樞計算長度等主要設計參數隨電機結構尺寸的變化規律。 第四部分針對具有試驗數據的三種結構的無鐵心永磁電機樣機進行了計算和分析，計算結果與試驗數據吻合，從而驗證了漸近邊界條件法處理三維開域磁場問題的有效性和實用性。
上傳時間： 2013-06-22
上傳用戶：ivan-mtk
本課題是國家自然科學基金重點資助項目“微型燃氣輪機一高速發電機分布式發電與能量轉換系統研究”(50437010)的部分研究內容。高速電機的體積小、功率密度大和效率高，正在成為電機領域的研究熱點之一。高速電機的主要特點有兩個：一是轉子的高速旋轉，二是定子繞組電流和鐵心中磁通的高頻率，由此決定了不同于普通電機的高速電機特有的關鍵技術。本文針對高速永磁電機的機械與電磁特性及其關鍵技術進行了深入地研究，主要包括以下內容： 首先，進行了高速永磁電機轉子的結構設計與強度分析。根據永磁體抗壓強度遠大于抗拉強度的特點，提出了一種采用整體永磁體外加非導磁高強度合金鋼護套的新型轉子結構。永磁體與護套之間采用過盈配合，用護套對永磁體施加的靜態預壓力抵消高速旋轉離心力產生的拉應力，使永磁體高速旋轉時仍承受一定的壓應力，從而保證永磁轉子的安全運行。基于彈性力學厚壁筒理論與有限元接觸理論，建立了新型高速永磁轉子應力計算模型，確定了護套和永磁體之間的過盈量，計算了永磁體和護套中的應力分布。該種轉子結構和強度計算方法已應用于高速永磁電機的樣機設計。 其次，進行了高速永磁轉子的剛度分析和磁力軸承—轉子系統的臨界轉速計算。基于電磁場理論分析了磁力軸承支承的各向同性，利用氣隙靜態偏置磁通密度計算了磁力軸承的線性支承剛度，在對高速電機轉子結構離散化的基礎上建立了磁力軸承—轉子系統的動力學方程，采用有限元法計算了高速永磁電機轉子的臨界轉速。利用該計算方法設計的1臺采用磁力軸承的高速電機，已成功實現60000r/min的運行。 再次，進行了高速永磁電機的定子設計，提出了一種新型環形繞組結構。環型繞組線圈的下層邊放在定子鐵心的6個槽中，而上層邊分布在定子鐵心軛部外緣的24個槽中，不但增加了定子表面的通風散熱面積，使冷卻氣流直接冷卻定子繞組，更為重要的是，解決了傳統2極電機繞組端部軸向過長的難題，使轉子軸向長度大為縮短，從而增加了高速永磁電機轉子系統的剛度。 然后，采用場路耦合以及解析與實驗相結合的方法，分析計算了高速永磁電機的損耗和溫升，并對高速永磁發電機的電磁特性進行了仿真。高速電機的優點是體積小和功率密度大，然而隨之而來的缺點是單位體積的損耗大，以及因散熱面積小造成的散熱困難。損耗和溫升的準確計算對高速電機的安全運行至關重要。為了準確計算高速電機的高頻鐵耗，對定子鐵心所采用的各向異性冷軋電工鋼片制作的試件，進行了不同頻率和不同軋制方向的導磁性能和損耗系數測定。然后采用場路耦合的方法，分析計算了高速電機的定子鐵耗和銅耗、轉子護套和永磁體內的高頻附加損耗以及轉子表面的風磨損耗。在損耗分析的基礎上，計算了高速電機的溫升。最后，設計制造了一臺額定轉速為60000r/min的高速永磁電機試驗樣機，并進行了初步的試驗研究。測量了電機在不同轉速下空載運行時的定、轉子溫升及定子繞組的反電動勢波形。通過與仿真結果的對比，部分驗證了高速永磁電機理論分析和設計方法的正確性。在此基礎上，提出一種高速永磁電機的改進設計方案，為進一步的研究工作打下了基礎。
上傳時間： 2013-04-24
上傳用戶：woshiayin
針對空間電壓欠量脈寬調制過程中存在的問題，采用理論推演與軟件設計方法，在介紹了s V P w M 的基本原理的基礎上，利用T I 公司的 D S P電機控制芯片 T M S 3 2 0 L F 2 4 0 7設計了S V P W M的實現方法，并給出 j - 變頻調速系統的全數字化實現。 通過對永磁同步電機進行控制仿真實驗，得到的結果表明此方法是切實可行V , J ，控制系統具有優良的動靜態性能，較高的控制效果，有廣泛的應用前景。
上傳時間： 2013-04-24
上傳用戶：yxvideo
近年來，隨著大規模集成電路的飛速發展，微控制器和數字信號處理器的性價比不斷提高，數字控制技術已逐步應用于大中功率高頻開關電源。相對于傳統模擬控制方式，數字控制方式具有電源設計靈活、外圍控制電路少、可采用較先進的控制算法、具有較高可靠性等優點。 高頻開關電源具有體積小、重量輕、效率高、輸出紋波小等特點，現已逐步成為現代通訊設備的新型基礎電源系統。針對傳統開關電源中損耗較大、超調量較大、動態性能較差等問題，本文采用基于DSP的全橋軟開關拓撲結構。全橋軟開關移相控制技術由智能DSP系統完成，采樣信號采用差分傳輸，控制算法采用模糊自適應PID算法，產生數字PWM波配合驅動電路控制全橋開關的通斷。在輸入端應用平均電流控制法的有源功率因數校正，使輸入電流跟隨輸入電壓的波形，從而使功率因數接近1。最后通過Matlab仿真結果表明模糊自適應PID控制算法比傳統PID控制算法在超調量，調節時間，動態特性等性能上具有優越性。 論文以高頻開關電源的設計為主線，在詳細分析各部分電路原理的基礎上，進行系統的主電路設計、輔助電路設計、控制電路設計、仿真研究、軟件實現。重點介紹了高頻變壓器的設計及模糊自適應PID控制器的實現。并將輔助電源及控制電路制成電路板，以及在此電路板基礎上進行各波形分析并進行相關實驗。
上傳時間： 2013-04-24
上傳用戶：s藍莓汁
H．264/AVC規范是由國際電聯(ITU-T)和國際標準化組織(ISO)聯合制定的新一代視頻編解碼標準。它具有如下四個特點：低碼流，和MPEG2等壓縮技術相比，在同等圖像質量下，采用H.264技術壓縮后的數據量只有MPEG2的1/8；高圖象質量，復雜的算法保證了低碼流條件下圖像仍能保留豐富的細節；容錯能力強，提供了解決在不穩定網絡環境下容易發生的丟包等錯誤的必要工具；網絡適應性強，提供了網絡適應層，數據能在不同網絡上傳輸。但由此帶來的代價是復雜度極高的編碼過程，尤其是在嵌入式系統中實現具有很大的挑戰性。 本文主要介紹了基于H.264標準的開源代碼T264向DM642平臺的移植和優化。優化綜合運用了上層和底層的實現方法實現。上層的方法例如使用CCS提供的條件優化代碼優化功能，使用IMGLIB中高度優化的函數等，其特點是簡便易行，效果良好；底層的實現方法例如使用DM642特有的內聯函數，用線性匯編的方式實現算法等，特點是提高了代碼運行的并行性，但需要對DM642和H.264有很深刻的理解。 目前本設計已成功完成H.264.算法在DM642開發板上的運行，壓縮QCIF格式視頻的速度隨圖像復雜度的不同達到了35-50幀每秒。此后本設計還繼續使用優化后的編碼器實現了監控用視頻服務器的原型，使得攝像頭采集的視頻數據在DM642開發板上壓縮后傳輸至PC機，且能夠在PC端用配套的程序成功解碼并播放。
上傳時間： 2013-06-23
上傳用戶：qqiang2006
通信與自動控制技術結合產生的遠程數據傳輸技術，已經成為當前研究的一個熱點。以數據傳輸技術為核心的遠程無線監控系統已廣泛應用于交通、電力、工農業、水利、環保、建筑、能源等行業中需要無人值守監控維護的地方，監控情況，以及傳輸的數據存在著突發性、數據量少等特點。傳統的遠程監控技術多采基于現場總線的方式接入Internet，在接入端需要搭建本地局域網平臺和監控系統，對于環境依賴性比較強，容易造成地域局限性。 文章圍繞無線數據傳輸方式這一熱點課題，介紹了國內外在遠程數據傳輸方面的發展與現狀，對GSM短消息在遠程數據傳輸中的應用進行了深入的研究和探討.接著，闡述了相應的GSM無線終端的設計方案、開發方法和開發過程，并針對小數據量的無線數據傳輸領域，提出了應用以短消息業務作為數據傳送載體的數與車載防盜報警系統相結合，設計了以DPSD微處理器和GSM模塊TC35i為核心，基于GSM/SMS的車載防盜報警系統。接著，給出基于GSM/SMS無線數據傳輸技術的車載防盜報警系統的具體實現過程，包括各硬件模塊的設計原理、電路原理圖文重點包括以下兩個方面： l.對GSM/SMS的工作原理及協議做了詳細的研究，并運用于小數據量的無線數據傳輸中。 2.設計了基于SMS的車載防盜報警系統，給出了硬件原理圖及軟件流程。 基于SMS的車載防盜報警系統已經在市場上得到印證，應用結果表明，該系統使用操作方便，數據通信準確、穩定、可靠、高效，具有較高的實用價值。
上傳時間： 2013-04-24
上傳用戶：wff
應用于煤礦、石化等易燃易爆環境的電子設備必須滿足防爆的要求，本質安全型是最佳的防爆形式。本質安全型開關電源具有重量輕、體積小、制造工藝簡單、成本低、安全性能高等優點，因而具有廣闊的發展前景。單端反激變換器是開關變換器的一種基本的拓撲結構，在實際中應用比較廣泛，因此對單端反激變換器進行本質安全特性分析是本質安全開關電源設計的重要基礎。本質安全型開關變換器的設計，主要是對變換器中的儲能元件進行設計，即變換器中的電感和輸出濾波電容進行設計。 本文對變換器的靜態特性進行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個動態范圍內的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對單端反激變換器的本質安全特性進行了分析，得出輸出本質安全型單端反激變換器的非爆炸判斷方法，并通過安全火花試驗裝置對變換器進行爆炸性試驗，驗證了輸出本安判據的正確性。得出輸出本質安全型單端反激變換器的設計方法，以同時滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質安全型單端反激變換器電感、電容參數的設計范圍。給出了具體實例，并進行仿真和試驗研究，仿真和實驗結果驗證了理論分析的正確性和設計方法的可行性。
上傳時間： 2013-06-25
上傳用戶：水中浮云
一本很好的匯編語言教程，跟大家一起分享 課程介紹 第1章 預備知識 1.1 匯編語言的由來及其特點 1 機器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點 5 匯編語言的使用領域 1.2 數據的表示和類型 1 數值數據的表示 2 非數值數據的表示 3 基本的數據類型 1.3 習題 第2章 CPU資源和存儲器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲器的管理模式 1 16位微機的內存管理模式 2 32位微機的內存管理模式 2.3 習題 第3章 操作數的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對尋址方式 3.6 基址加變址尋址方式 3.7 相對基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數尋址方式的小結 3.10 習題 第4章 標識符和表達式 4.1 標識符 4.2 簡單內存變量的定義 1 內存變量定義的一般形式 2 字節變量 3 字變量 4 雙字變量 5 六字節變量 6 八字節變量 7 十字節變量 4.3 調整偏移量偽指令 1 偶對齊偽指令 2 對齊偽指令 3 調整偏移量偽指令 4 偏移量計數器的值 4.4 復合內存變量的定義 1 重復說明符 2 結構類型的定義 3 聯合類型的定義 4 記錄類型的定義 5 數據類型的自定義 4.5 標號 4.6 內存變量和標號的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強制屬性操作符 7 存儲單元別名操作符 4.7 表達式 1 進制偽指令 2 數值表達式 3 地址表達式 4.8 符號定義語句 1 等價語句 2 等號語句 3 符號名定義語句 4.9 習題 第5章 微機CPU的指令系統 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個方面 5.2 指令系統 1 數據傳送指令 2 標志位操作指令 3 算術運算指令 4 邏輯運算指令 5 移位操作指令 6 位操作指令 7 比較運算指令 8 循環指令 9 轉移指令 10 條件設置字節指令 11 字符串操作指令 12 ASCII-BCD碼調整指令 13 處理器指令 5.3 習題 第6章 程序的基本結構 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結構 6.2 程序的基本結構 1 順序結構 2 分支結構 3 循環結構 6.3 段的基本屬性 1 對齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標題定義偽指令 4 子標題定義偽指令 6.6 習題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調用和返回指令 1 調用指令 2 返回指令 7.3 子程序的參數傳遞 1 寄存器傳遞參數 2 存儲單元傳遞參數 3 堆棧傳遞參數 7.4 寄存器的保護與恢復 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結束操作 6 寄存器的保護和恢復 7 子程序的參數傳遞 8 子程序的原型說明 9 子程序的調用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應用 4 庫文件的好處 7.7 習題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標的中斷功能 6 目錄和文件的中斷功能 7 內存管理的中斷功能 8 讀取和設置中斷向量 8.4 習題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數傳遞方式 4 宏的嵌套定義 5 宏與子程序的區別 9.2 宏參數的特殊運算符 1 連接運算符 2 字符串整體傳遞運算符 3 字符轉義運算符 4 計算表達式運算符 9.3 與宏有關的偽指令 1 局部標號偽指令 2 取消宏定義偽指令 3 中止宏擴展偽指令 9.4 重復匯編偽指令 1 偽指令REPT 2 偽指令IRP 3 偽指令IRPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴充 1 宏定義形式 2 重復偽指令REPEAT 3 循環偽指令WHILE 4 循環偽指令FOR 5 循環偽指令FORC 6 轉移偽指令GOTO 7 宏擴充的舉例 8 系統定義的宏 9.7 習題 第10章 應用程序的設計 10.1 字符串的處理程序 10.2 數據的分類統計程序 10.3 數據轉換程序 10.4 文件操作程序 10.5 動態數據的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應用 1 程序段前綴的字段含義 2 程序段前綴的應用 10.9 習題 第11章 數值運算協處理器 11.1 協處理器的數據格式 1 有符號整數 2 BCD碼數據 3 浮點數 11.2 協處理器的結構 11.3 協處理器的指令系統 1 操作符的命名規則 2 數據傳送指令 3 數學運算指令 4 比較運算指令 5 超越函數運算指令 6 常數操作指令 7 協處理器控制指令 11.4 協處理器的編程舉例 11.5 習題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個具體的例子 12.4 習題 附錄
上傳時間： 2013-07-05
上傳用戶：hw1688888
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
