隨著國民經濟的發展和社會的進步,人們越來越需要便捷的交通工具,從而促進了汽車工業的發展,同時汽車發動機檢測維修等相關行業也發展起來。在汽車發動機檢測維修中,發動機電腦(Electronic Control.Unit-ECU)檢測維修是其中最關鍵的部分。發動機電腦根據發動機的曲軸或凸輪軸傳感器信號控制發動機的噴油、點火和排氣。所以,維修發動機電腦時,必須對其施加正確的信號。目前,許多發動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統信號,而是多種復雜波形信號。為了能夠提供這種信號,本文研究并設計了一種能夠產生復雜波形的低成本任意波形發生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發生器依據直接數字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理,采用自行設計現場可編程門陣列(FPGA)的方案實現頻率合成,擴展數據存儲器存儲波形的量化幅值(波形數據),在微控制單元(MCU)的控制與協調下輸出頻率和相位均可調的信號。 任意波形發生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統和電源模塊五部分組成。在設計中采用FPGA芯片EPF10K10QC208-4實現DDFS的硬件算法。波形調整及濾波由兩級放大電路來完成:第一級對D/A輸出信號進行調整;第二級完成信號濾波及信號幅值和偏移量的調節。電源模塊利用三端集成穩壓器進行電壓值變換,利用極性轉換芯片ICL7660實現正負極性轉換。 該任意波形發生器與通用模擬信號源相比具有:輸出頻率誤差小,分辨率高,可產生任意波形,成本低,體積小,使用方便,工作穩定等優點,十分適合汽車維修行業使用,具有較好的市場前景。
上傳時間: 2013-04-24
上傳用戶:KIM66
JPEG是聯合圖像專家組(Joint Picture Expert Group)的英文縮寫,是國際標準化組織(ISO)和CCITT聯合制定的靜態圖像壓縮編碼標準。JPEG的基于DCT變換有損壓縮具有高壓縮比特點,被廣泛應用在數據量極大的多媒體以及帶寬資源寶貴的網絡程序中。 動態圖像的JPEG編解碼處理要求圖像恢復質量高、實時性強,本課題就是針對這兩個方面的要求展開的研究。該系統由圖像編碼服務器端和圖像解碼客戶端組成。其中,服務器端實時采集攝像頭傳送的動態圖像,進行JPEG編碼,通過網絡傳送碼流到客戶端;客戶端接收碼流,經過JPEG解碼,恢復出原始圖像送VGA顯示。設計結果完全達到了實時性的要求。 本文從系統實現的角度出發,首先分析了系統開發平臺,介紹FPGA的結構特點以及它的設計流程和指導原則;然后從JPEG圖像壓縮技術發展的歷程出發,分析JPEG標準實現高壓縮比高質量圖像處理的原理;針對FPGA在算法實現上的特點,以及JPEG算法處理的原理,按照編碼和解碼順序,研究設計了基于改進的DA算法的FDCT和IDCT變換,以及按發生頻率進行優化的霍夫曼查找表結構,并且從系統整體上對JPEG編解碼進行簡化,以提高系統的處理性能。最后,通過分析Nios嵌入式微處理器可定制特性,根據SOPC Builder中Avalon總線的要求,把圖像采集,JPEG圖像壓縮和網絡傳輸轉變成用戶自定義模塊,在SOPC Builder下把用戶自定義模塊添加到系統中,由Nios嵌入式軟核的控制下運行,在FPGA芯片上實現整個JPEG實時圖像編解碼系統(soc)。 在FPGA上實現硬件模塊化的JPEG算法,具有造價低功耗低,性能穩定,圖像恢復后質量高等優點,適用于精度要求高且需要對圖像進行逐幀處理的遠程微小目標識別和跟蹤系統中以及廣電系統中前期的非線性編輯工作以及數字電影的動畫特技制作,對降低成本和提高圖像處理速度兩方面都有非常重大的現實意義。通過在FPGA上實現JPEG編解碼,進一步探索FPGA在數字圖像處理上的優勢所在,深入了解進行此類硬件模塊設計的技術特點,是本課題的重要學術意義所在。
上傳時間: 2013-04-24
上傳用戶:shangdafreya
單端反激開關電源變壓器設計:單端反激開關電源的變壓器實質上是一個耦合電感,它要承擔著儲能、變壓、傳遞能量等工作。下面對工作于連續模式和斷續模式的單端反激變換器的變壓器設計進行了總結。1、已知的
上傳時間: 2013-04-24
上傳用戶:xjz632
利用端口串行通信接口卡來擴展多個串行口是解決工業過程中集散控制系統的一種有效方法,文中介紹了利用MOXA公司生產的8端口串行通信接口板在PC機與89C51單片機之間進行串行通信的擴展方法,給出了使用多
上傳時間: 2013-07-20
上傳用戶:風之驕子
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐,它有諸多功能:芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出),電壓之間的轉換,對外圍芯片的驅動,完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法,依據可配置端口電路能實現的功能和工作原理,運用Cadence的設計軟件,結合華潤上華0.5μm的工藝庫,設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容: 1.基于端口電路信號寄存器的采集和輸出方式,本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7],并完成了Verilog XL和Hspiee的功能和時序仿真,且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制,對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點,設計了一款邊界掃描電路,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講,有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能,為此本文采用二次函數輸出的電路結構來實現以上的功能,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓,將端口電路設計成3.3V和5V兼容的電路,通過仿真性能上已完全達到這一要求。此外,在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路,這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內,具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明:在實現TTL高電平輸出時,最大的驅動電流達到170mA,而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8];同樣,在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比,在延時和面積以及功耗略大的情況下,本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能,且驅動能力更加強大。
上傳時間: 2013-06-03
上傳用戶:aa54
高性能ADC產品的出現,給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法,并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統,完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號,共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數評估,被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明,通過在FPGA內配置2個獨立的參數計算模塊,可并行地實現對2個相同ADC的參數評估,減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現多個被測ADC在同一時刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實現,具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
上傳時間: 2013-06-07
上傳用戶:gps6888
近幾年來,OFDM技術引起了人們的廣泛注意,根據這項新技術,很多相關協議被提出來。其中WiMax代表空中接口滿足IEEE802.16標準的寬帶無線通信系統,IEEE標準在2004年定義了空中接口的物理層(PHY),即802.16d協議。該協議規定數據傳輸采用突發模式,調制方式采用OFDM技術,傳輸速率較高且實現方便、成本低廉,已經成為首先推廣應用的商業化標準。本文對IEEE802.16d OFDM系統物理層進行了研究,并在XILINX公司的Virtexpro II芯片上實現了基帶算法。 ⑴探討了OFDM基本原理及其關鍵技術。根據IEEE802.16d OFDM系統的物理層發送端流程搭建了基帶仿真鏈路,利用MATLAB/SIMULINK仿真了OFDM系統在有無循環前綴(CP)、多徑數目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大,為了找到適合采用FPGA實現的算法,分析了同步誤差和不同信道估計算法對接收信號的影響,并結合計算量的大小提出了一種新的聯合同步算法,以及得出了LS信道估計算法最適合802.16d系統的結論。 ⑵完成了基帶發射機和接收機的FPGA硬件電路實現。為了使系統的時鐘頻率更高,采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法,實現了新的聯合同步算法,并且通過簡化結構,避免了信道估計算法中的繁瑣除法。利用ISE9.2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真,并將仿真結果和MATLAB軟件計算結果相對比。結果表明,采用16位數據總線可達到理想的精度。 ⑶采用串口通信的方式對基帶系統進行了驗證。通過串口通信從功能上表明該系統確實可行。
上傳時間: 2013-04-24
上傳用戶:zhangyigenius
J-Link用戶手冊(中文),是學習ARM開發的好東知。
上傳時間: 2013-04-24
上傳用戶:mingaili888
·[一些機器人方面的PDF].Introduction.to.Robotics,.Mechanics.and.Control.JOHN.J.CRAIG
標簽: Introduction Mechanics Robotics Control
上傳時間: 2013-06-08
上傳用戶:uuuuuuu
TcpIp使用方法 在服務端運行tcp.exe, 在另一臺與之在同一network的客戶端上運行tcplnk.exe, 規定相同的port, 在服務端上begin, 在客戶端上輸入服務器的IP地址,connect, 客戶端上編輯框中的字符便可send到客戶端的編輯框中。
上傳時間: 2013-04-24
上傳用戶:asdfasdfd