Protel 自定義Title Block方法
上傳時間： 2014-12-24
上傳用戶：yl1140vista
ORCAD9.2安裝方法
上傳時間： 2013-10-31
上傳用戶：hjshhyy
WIN7操作系統(tǒng)下,protel99se添加元件庫的操作方法
上傳時間： 2013-11-11
上傳用戶：1966640071
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商，具有良好的標準化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
pcb抄板過程中反推原理圖的方法.docpcb抄板過程中反推原理圖的方法.doc
上傳時間： 2013-10-13
上傳用戶：zhishenglu
針對PCB板元器件缺漏這一具體問題,提出了在背光環(huán)境下對獲取到的PCB板圖像,結(jié)合RGB色彩特征用OTSU閥值方法進行分割,結(jié)果優(yōu)于傳統(tǒng)的OTSU閥值方法。
上傳時間： 2013-11-02
上傳用戶：ysystc699
對于一個新設(shè)計的電路板，調(diào)試起來往往會遇到一些困難，特別是當(dāng)板比較大、元件比較多時，往往無從下手。但如果掌握好一套合理的調(diào)試方法，調(diào)試起來將會事半功倍。對于剛拿回來的新PCB板，我們首先要大概觀察一下，板上是否存在問題，例如是否有明顯的裂痕，有無短路、開路等現(xiàn)象。如果有必要的話，可以檢查一下電源跟地線之間的電阻是否足夠大。
標簽： 電路板 調(diào)試方法
上傳時間： 2013-11-03
上傳用戶：testAPP
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設(shè)計抑制△I 噪聲是有效的措施之一。如何通過PCB 設(shè)計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產(chǎn)生、特點、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機理, 重點結(jié)合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設(shè)計方法。對通過PCB 設(shè)計抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。
上傳時間： 2014-12-24
上傳用戶：時代電子小智
“地”通常被定義為一個等位點，用來作為兩個或更多系統(tǒng)的參考電平。信號地的較好定義是一個低阻抗的路徑，信號電流經(jīng)此路徑返回其源。我們主要關(guān)心的是電流，而不是電壓。在電路中具有有限阻抗的兩點之間存在電壓差，電流就產(chǎn)生了。在接地結(jié)構(gòu)中的電流路徑?jīng)Q定了電路之間的電磁耦合。因為閉環(huán)回路的存在，電流在閉環(huán)中流動，所以產(chǎn)生了磁場。閉環(huán)區(qū)域的大小決定著磁場的輻射頻率，電流的大小決定著噪聲的幅度。在實施接地方法時存在兩類基本方法：單點接地技術(shù)和多點接地技術(shù)。在每套方案中，又可能采用混合式的方法。針對某一個特殊的應(yīng)用，如何選擇最好的信號接地方法取決于設(shè)計方案。只要設(shè)計者依據(jù)電流流量和返回路徑的概念，就可以以同時采用幾種不同的方法綜合加以考慮
上傳時間： 2013-11-15
上傳用戶：498732662
設(shè)計流程 在pcb的設(shè)計中，其實在正式布線前，還要經(jīng)過很漫長的步驟，以下就是主要設(shè)計的流程： 系統(tǒng)規(guī)格 首先要先規(guī)劃出該電子設(shè)備的各項系統(tǒng)規(guī)格。包含了系統(tǒng)功能，成本限制，大小，運作情形等等。 系統(tǒng)功能區(qū)塊圖 接下來必須要制作出系統(tǒng)的功能方塊圖。方塊間的關(guān)系也必須要標示出來。 將系統(tǒng)分割幾個pcb 將系統(tǒng)分割數(shù)個pcb的話，不僅在尺寸上可以縮小，也可以讓系統(tǒng)具有升級與交換零件的能力。系統(tǒng)功能方塊圖就提供了我們分割的依據(jù)。像是計 算機就可以分成主機板、顯示卡、聲卡、軟盤驅(qū)動器和電源等等。 決定使用封裝方法，和各pcb的大小
標簽： PCB
上傳時間： 2013-10-11
上傳用戶：yimoney
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
