本書將Linux內(nèi)核的學(xué)習(xí)分為四個層次：全面了解，掌握基本功；興趣導(dǎo)向，選擇重點深度鉆研；融入社區(qū)，參與開發(fā)做貢獻(xiàn)；堅持，堅持，再堅持。總結(jié)起來，就是“全面了解抓基本，興趣導(dǎo)向深鉆研；融入社區(qū)做貢獻(xiàn)，堅持堅持再堅持。”（如果您是一個修真小說愛好者，盡可以將其與煉氣、筑基、結(jié)丹和元嬰等層次相對應(yīng)。）
上傳時間： 2013-11-01
上傳用戶：ccxzzhm
NNS-701 是專為移動裝置設(shè)計的全功能NFC (Near Field Communication)控制器芯片。
上傳時間： 2013-10-11
上傳用戶：蠢蠢66
本技術(shù)文章將介紹如何運用 NI LabVIEW FPGA 來設(shè)計並客製化個人的 RF 儀器，同時探索軟體設(shè)計儀器可為測試系統(tǒng)所提供的優(yōu)勢。
上傳時間： 2013-11-24
上傳用戶：toyoad
本書首先從工程應(yīng)用出發(fā),介紹了磁的基本概念、電路中電磁關(guān)系和磁性材料特性等基礎(chǔ)知識。程應(yīng)用出發(fā),然后詳細(xì)介紹了開關(guān)電源中磁性元件基本工作模式和對磁性元件的要求;著重分析了高頻線圈的集膚效應(yīng)、鄰近效應(yīng)和寄生參數(shù)的原理與磁性元件設(shè)計要注意的有關(guān)問題;給出了開關(guān)電源變壓器設(shè)計和電感不同工作模式設(shè)計方法,同時給出了電流互感器、磁放大器和尖峰抑制器的原理和設(shè)計;并有選擇地提供了磁元件設(shè)計的相關(guān)資料和國外磁元件標(biāo)準(zhǔn)號,以便讀者查閱。
上傳時間： 2014-01-07
上傳用戶：tianyi223
電工工具
上傳時間： 2014-01-04
上傳用戶：q3290766
電工工具
上傳時間： 2013-10-28
上傳用戶：lnnn30
Cadence 16.6 和諧方法 Cadence16.6 Allegro
上傳時間： 2013-10-24
上傳用戶：sjb555
很好的學(xué)習(xí)資料
上傳時間： 2013-10-28
上傳用戶：shizhanincc
電路板設(shè)計介紹1.1 現(xiàn)有的設(shè)計趨勢.............................................................................1-21.2 產(chǎn)品研發(fā)流程................................................................................1-21.3 電路板設(shè)計流程.............................................................................1-31.3.1 前處理 – 電子設(shè)計資料和機構(gòu)設(shè)計資料整理...................1-41.3.2 前處理 – 建立布局零件庫.................................................1-81.3.3 前處理 – 整合電子設(shè)計資料及布局零件庫.......................1-81.3.4 中處理 – 讀取電子/機構(gòu)設(shè)計資料....................................1-91.3.5 中處理 – 擺放零件............................................................1-91.3.6 中處理 – 拉線/擺放測試點/修線......................................1-91.3.7 后處理 – 文字面處理......................................................1-101.3.8 后處理 – 底片處理..........................................................1-111.3.9 后處理 – 報表處理..........................................................
標(biāo)簽： Allegro Layout PCB 高速電路板
上傳時間： 2013-10-24
上傳用戶：dudu1210004
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
