香蕉国产成人午夜av影院,黑森林国产精品av,一区二区三区午夜视频

設(shè)(shè)計(jì)方案

實(shí)現(xiàn)UXGA解決方案的雙通道AD9981設(shè)計(jì)準(zhǔn)則

借助AD9981，利用一種雙芯片“乒乓”配置可以實(shí)現(xiàn)超過(guò)110 MHz的像素時(shí)鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9981設(shè)計(jì)有多種實(shí)現(xiàn)方式。本應(yīng)用筆記旨在讓用戶(hù)了解在實(shí)現(xiàn)這種配置時(shí)需要考慮的因素。相關(guān)變量包括布局和路由限制、時(shí)鐘選擇、圖形控制要求和最高速率要求等。

標(biāo)簽： UXGA 9981 AD 方案

上傳時(shí)間： 2013-10-11

上傳用戶(hù)：shinesyh
實(shí)現(xiàn)UXGA解決方案的雙通道AD9884A設(shè)計(jì)準(zhǔn)則

借助AD9884A，利用一種雙芯片“乒乓”配置可以實(shí)現(xiàn)超過(guò)140 MHz的像素時(shí)鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9884A設(shè)計(jì)有多種實(shí)現(xiàn)方式。本應(yīng)用筆記旨在讓用戶(hù)了解在實(shí)現(xiàn)這種乒乓配置時(shí)需要考慮的因素。相關(guān)變量包括布局和路由限制、時(shí)鐘選擇、圖形控制要求和最高速率要求等。

標(biāo)簽： 9884A UXGA 9884 AD

上傳時(shí)間： 2013-10-28

上傳用戶(hù)：448949
純數(shù)字FPGA數(shù)字變頻技術(shù)的方案

FPGA數(shù)字變頻技術(shù)的方案，可以和DSP配合使用。

標(biāo)簽： FPGA 數(shù)字變頻技術(shù) 方案

上傳時(shí)間： 2013-11-22

上傳用戶(hù)：shen954166632
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿(mǎn)刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類(lèi)比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時(shí)間： 2014-12-23

上傳用戶(hù)：ydd3625
一種X波段頻率合成器的設(shè)計(jì)方案

　　在非相參雷達(dá)測(cè)試系統(tǒng)中，頻率合成技術(shù)是其中的關(guān)鍵技術(shù).針對(duì)雷達(dá)測(cè)試系統(tǒng)的要求，介紹了一種用DDS激勵(lì)PLL的X波段頻率合成器的設(shè)計(jì)方案。文中給出了主要的硬件選擇及具體電路設(shè)計(jì)，通過(guò)對(duì)該頻率合成器的相位噪聲和捕獲時(shí)間的分析，及對(duì)樣機(jī)性能的測(cè)試，結(jié)果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優(yōu)于-80 dBc/Hz@10 kHz、頻率分辨率達(dá)0.1 MHz，可滿(mǎn)足雷達(dá)測(cè)試系統(tǒng)系統(tǒng)的要求。測(cè)試表明，該頻率合成器能產(chǎn)生低相噪、高分辨率、高穩(wěn)定度的X波段信號(hào)，具有較好的工程應(yīng)用價(jià)值。

標(biāo)簽： X波段頻率合成器設(shè)計(jì)方案

上傳時(shí)間： 2013-10-21

上傳用戶(hù)：pkkkkp
安森美針對(duì)家庭娛樂(lè)應(yīng)用的解決方案

安森美針對(duì)家庭娛樂(lè)應(yīng)用的解決方案

標(biāo)簽： 安森美家庭娛樂(lè) 方案

上傳時(shí)間： 2013-11-24

上傳用戶(hù)：瓦力瓦力hong
protel99與win7兼容問(wèn)題的解決方案

protel99與win7兼容問(wèn)題的解決方案

標(biāo)簽： protel win7 99 兼容問(wèn)題

上傳時(shí)間： 2013-10-22

上傳用戶(hù)：wangjg
【PPT】數(shù)碼短板印刷方案介紹（清華紫光）

數(shù)碼短板印刷方案介紹（清華紫光）。

標(biāo)簽： 數(shù)碼方案清華紫光

上傳時(shí)間： 2014-01-13

上傳用戶(hù)：bibirnovis
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶(hù)：pei5
pcb layout規(guī)則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標(biāo)簽： layout pcb

上傳時(shí)間： 2013-12-20

上傳用戶(hù)：康郎