EMC國家標準GBT17626.3-1998EMC國家標準GBT17626.1-1998
上傳時間： 2021-12-14
上傳用戶：kent
EMC國家標準GBT17626.1-1998 EMC國家標準GBT17626.1-1998
上傳時間： 2021-12-14
上傳用戶：
該文檔為基于LabVIEW和通用I／O卡的數據采集系統的實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-15
上傳用戶：
黑金CYCLONE4 EP4CE6F17C8 FPGA開發板ALTIUM設計硬件工程（原理圖+PCB+AD集成封裝庫）,Altium Designer 設計的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開或修改，可作為你產品設計的參考。集成封裝器件型號列表：Library Component Count : 50Name Description----------------------------------------------------------------------------------------------------1117-3.3 24LC04B_0 4148 BAV99 CAP NP_Dup2CAP NP_Dup2_1 CAP NP_Dup2_2CP2102_0 C_Dup1 C_Dup1_1C_Dup2 C_Dup3 C_Dup4 C_Dup4_1 Circuit Breaker Circuit BreakerConnector 15 Receptacle Assembly, 15-Pin, Sim Line ConnectorDS1302_8SO EC EP4CE6F17C8 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeEP4CE6F17C8_1 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeFuse 2 FuseHEX6HY57651620/SO_0 Header 2 Header, 2-PinHeader 9X2 Header, 9-Pin, Dual rowINDUCTOR JTAG-10_Dup1 KEYB LED LED_Dup1 M25P16-VMN3PB 16 Mb (x1) Automotive Serial NOR Flash Memory, 75 MHz, 2.7 to 3.6 V, 8-pin SO8 Narrow (MN), TubeMHDR2X20 Header, 20-Pin, Dual rowMiniUSBB OSCPNP R RESISTOR RN RN_Dup1 R_Dup1 R_Dup2 R_Dup3 R_Dup5R_Dup6 SD SPEAKERSRV05-4SW KEY-DPDT ZTAbattery
標簽： 黑金 cyclone4 ep4ce6f17c8 fpga
上傳時間： 2021-12-22
上傳用戶：
論文-基于紅外熱成像技術的豬體溫檢測與關鍵測溫部位識別63頁摘要 實現豬體溫測量自動化有利于實時監測豬的健康狀況、母豬發情和排卵檢測等 生理健康狀況。本文采用紅外熱成像儀采集豬的紅外熱圖像，引入化學計量學建模 方法建立體表溫度、環境溫度與直腸溫度間的多元校正模型，同時提出兩種關鍵測 溫部位的自動檢測方法。主要結論總結如下： (1)建立了母豬體表溫度、環境溫度與母豬體溫之間的一元和多元線性回歸模型。研 究發現， 9個身體區域提取的體表溫度與直腸溫度呈正相關(產O．34～0．68)，其中， 基于耳根區域體表溫度平均值建立的一元回歸方程效果最優，預測集相關系數RP與 均方根誤差RMSEP分別為0．66和0．420C。全特征模型相比一元線性回歸方程有更 好的預測效果，RP和RMSEP分別為0．76和O．370C。此外，應用特征選擇方法LARS． Lasso確定了7個重要特征建立簡化模型，其校正集和預測集的R分別為0．80和 0．80，RMSEs分別為0．30和0．350C。 (2)將卷積神經網絡應用于生豬主要測溫部位(眼睛和耳朵區域)的直接分割。利用 python構建了四種不同結構的卷積神經網絡模型FCN一1 6s、FCN．8s、U．Net一3和U． Net．4。對比分析4種卷積神經網絡模型的性能，結果表明U-Net．4網絡結構的分割 效果最優，平均區域重合度最高為78．75％。然而，當計算設備的計算力不夠時，可 以選用U．Net一3模型以達到較好的分割效果。 (3)提出豬只眼睛及耳根區域關鍵點的識別方法，將豬只主要測溫部位的檢測問題 轉變為主要測溫部位的定位問題。設計具有不同深度的卷積神經網絡架構A．E，得 出架構E最優。且當Dropout概率設置為0．6時模型效果最好，驗證集平均誤差和 預測集平均誤差分別為1．96％和2．65％。測試集單張豬臉關鍵點的預測誤差小于5％ 和10％的比例分別為89．5％和97．4％。模型能夠很好的定位豬臉關鍵點，用于豬只 體溫測量。 本文采用紅外熱像儀測量母豬體表溫度，通過化學計量學建模為非接觸母豬直 腸溫度測量提供了更準確、可靠的方法，同時提出兩種關鍵測溫部位的自動檢測方 法，有助于實現母豬體溫測量自動化，為生豬健康管理提供參考。
標簽： 紅外熱成像技術
上傳時間： 2022-02-13
上傳用戶：jiabin
高清電子書-C++ Primer Plus, 第6版英文版 1438頁Learning C++ is an adventure of discovery, particularly because the language accommodates several programming paradigms, including object-oriented programming, generic programming, and the traditional procedural programming.The fifth edition of this book described the language as set forth in the ISO C++ standards, informally known as C++99 and C++03, or, sometimes as C++99/03. (The 2003 version was largely a technical correction to the 1999 standard and didn’t add any new features.) Since then, C++ continues to evolve.As this book is written, the international C++ Standards Committee has just approved a new version of the standard.This standard had the informal name of C++0x while in development, and now it will be known as C++11. Most contemporary compilers support C++99/03 quite well, and most of the examples in this book comply with that standard. But many features of the new standard already have appeared in some implementations, and this edition of C++ Primer Plus explores these new features. C++ Primer Plus discusses the basic C language and presents C++ features, making this book self-contained. It presents C++ fundamentals and illustrates them with short, to-the-point programs that are easy to copy and experiment with.You learn about input/output (I/O), how to make programs perform repetitive tasks and make choices, the many ways to handle data, and how to use functions.You learn about the many features C++ has added to C, including the followi
標簽： C++
上傳時間： 2022-02-19
上傳用戶：trh505
經典IC設計電子書培訓教程-數字IC系統設計1102頁1.1 IC系統組成概述 IC系統是什么？ 對這個問題， 算法設計工程師、 架 構設計工程師、 電路設計工程師、 版圖設計工程師會給 出不同的答案。 算法設計工程師說， IC系統是完成特定功能的硬 件。 架構設計工程師說， IC包括控制、 運算、 存儲 部分。 電路設計工程師說， 這是加法器、 乘法器、 與非門、 運算放大器、 開關電容等的搭配。 第一章 IC系統設計概述 版圖設計工程師說， 它是多邊形組成的集合。 這些答案都對。 如果把它們組合起來， 就是一個較為 完備的答案。 圖1.1給出了一個常見IC系統組成的示例。 在這個 系統中， 包括如下內容： · 數字部分（可能包括微處理器、 控制電路、 數據通路等）； · 模擬部分（可能包括PLL、 A/D、 RF等）； · 連線； · I/O PAD； · 存儲
標簽： ic設計
上傳時間： 2022-02-20
上傳用戶：zhaiyawei
飛凌嵌入式-LS1043A LS1046A核心板硬件設計手冊第一章 NXP QorIQ LS104xA 簡介 QorIQ? LS104xA 處理器是恩智浦面向嵌入式網絡推出的一款四核 64 位 ARM?處理器。LS1023A (雙 核版本)和 LS104xA (四核版本)可通過支持無風扇設計的靈活 I/O 封裝，提供超過 10 Gbps 的性能。這款 SoC 是專為小規格網絡和工業應用而設計的解決方案，針對經濟型低端 PCB 進行了 BOM 優化，降低了 電源成本，采用了單時鐘設計。全新 0.9V 版本的 LS104xA 和 LS1023A 能夠面向無線 LAN 和以太網供電 系統提供額外的功耗節省。全新 23x23 封裝方式，支持引腳兼容設計，可擴展至 LS1046A (四核 A72 處 理器)。QorIQ LS104xA 能夠提升雙核 32 位 ARM 產品的性能，并且延續了 QorIQ 系列一貫的 I/O 靈活性， 集成了 QUICC Engine?，繼續提供對 HDLC、TDM 或 Profibus 的無縫支持。 FET104xA-C 核心板 CPU 采用的是 LS1043AXE8QQB 和 LS1046AXE8T1A。如下為 LS1043A 和 LS1046A 的應用處理框圖：
標簽： 嵌入式
上傳時間： 2022-03-06
上傳用戶：
CH341系列編程器芯片usb轉串口Altium Designer AD原理圖庫元件庫CSV text has been written to file : 1.9 - CH341系列編程器芯片.csvLibrary Component Count : 56Name Description----------------------------------------------------------------------------------------------------CH311Q PC debug port monitorCH331T Mini USB Disk ControllerCH340G CH340H USB to TTL Serial / UART, USB to IrDACH340T USB to TTL Serial / UART, USB to IrDACH340R USB to IrDA, USB to RS232 SerialCH340S_P USB to Print Port / ParallelCH340S_S USB to TTL Serial / UART, pin compatible with CH341CH341A_S USB to TTL Serial / UART / I2C/IICCH341S_P USB to Print Port / ParallelCH341A_P USB to Print Port / ParallelCH341S_S USB to TTL Serial / UARTCH341S_X USB to EPP Parallel / SPI / I2C/IICCH341A_X USB to EPP Parallel / SPI / I2C/IICCH341T USB to TTL Serial / UART / I2C/IICCH345T USB to MidiCH352L_M PCI to 8255 mode 2 Parallel for MCU and 16C550 UART / IrDACH352L_P PCI to Print Port / Parallel and 16C550 UART / IrDACH352L_S PCI to Dual 16C550 UART, TTL Serial*2 / IrDA*1CH362L PCI Device / Slave only for RAM / Expansion ROMCH364F Member of CH364 chipsetsCH364P PCI Device / Slave Embedded Flash ROM, for Expansion ROMCH365P PCI Device / Slave, for I/O port or RAM / ROMCH372T USB Device / Slave for MCU, ParallelCH372A USB Device / Slave for MCU, ParallelCH372V USB Device / Slave for MCU, ParallelCH374S USB Host & Device / Slave for MCU, parallel / SPICH374T USB Host & Device / Slave for MCU, parallel / SPICH375S USB Host & Device / Slave for MCU, parallel / UART SerialCH375A USB Host & Device / Slave for MCU, parallel / UART SerialCH375V USB Host & Device / Slave for MCU, parallel / UART SerialCH411G FDC MFM encode and decodeCH421A Dual port bufferCH421S Dual port bufferCH423D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423D_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423S_D I2C/IIC I/O expander, 16 GPO + 8 GPIO, 128 LEDs DriveCH423G I2C/IIC I/O expander, 6 GPO + 5 GPIOCH432Q Dual 16C550 UART with IrDA, parallel / SPICH432T SPI Dual 16C550 UART with IrDACH450K 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450H 6 Digits / 48 LEDs Drive & 8x6 Keyboard, I2C/IICCH450L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH451L 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH451S 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH451D 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH452L_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452L_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH452S_2 8 Digits / 64 LEDs Drive & 8x8 Keyboard, I2C/IICCH452S_4 8 Digits / 64 LEDs Drive & 8x8 Keyboard, 4 Wire Interface, SPICH453S 16 Digits / 128 LEDs Drive, I2C/IICCH453D 16 Digits / 128 LEDs Drive, I2C/IICPCI 32Bit PCI Bus, simple / short cardPCI32 32Bit PCI BusUSB USB Port
標簽： ch341 編程芯片 usb 串口 altium designer
上傳時間： 2022-03-13
上傳用戶：
FPGA開發全攻略(下冊) 如何克服 FPGA I/O 引腳分配挑戰 作者：Brian Jackson 產品營銷經理Xilinx, Inc. brian.jackson@xilinx.com 對于需要在 PCB 板上使用大規模 FPGA 器件的設計人員來說，I/O 引腳分配是必須面對的眾多挑戰之一。 由于眾多原因，許多設計人員發表為大型 FPGA 器件和高級 BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。 但是組合運用多種智能 I/O 規劃工具，能夠使引腳分配過程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項艱巨的設計挑戰，即可能幫助設計快速完成，也有可能造 成設計失敗。 在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時還要并行完成兩者的設計。 如果僅僅針 對 PCB 或 FPGA 進行引腳布局優化，那么可能在另一方面引起設計問題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內部 FPGA I/O 點和相關資源。 不幸的是，到今天為止還沒有單個工具或方法能夠同時滿足所有這些協同設計需求。 然而，可以結合不同的技術和策略來優化引腳規劃流程并積極采用 Xilinx? PinAhead 技術等新協同設計工 具來發展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設計套件 10.1 版中包含了 PinAhead。 賽靈思公司開發了一種規則驅動的方法。首先根據 PCB 和 FPGA 設計要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開始各自的設計流程。 如果在設計流程的后期由 于 PCB 布線或內部 FPGA 性能問題而需要進行調整，在采用這一方法晨這些問題通常也已經局部化了，只需要 在 PCB 或 FPGA 設計中進行很小的設計修改。
標簽： FPGA開發全攻略
上傳時間： 2022-03-28
上傳用戶：默默
