伊人在我在线看导航,国产亚洲精品一区二555,国产传媒在线观看

試驗(yàn)技術(shù)(shù)

FLIR 雷達(dá) 重要技術(shù)單元

文件中詳細(xì)列舉出FLIR雷達(dá)產(chǎn)品所使用的頻率波段以及發(fā)射功率資訊！

標(biāo)簽： FLIR 雷達(dá)

上傳時(shí)間： 2015-03-18

上傳用戶：戴斗笠的神秘人
ESD Protection in CMOS ICs

在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發(fā)展出 Polycide 製程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程

標(biāo)簽： Protection CMOS ESD ICs in

上傳時(shí)間： 2020-06-05

上傳用戶：shancjb
SSL測試技朮說明文檔﹐解決SSL測試相關(guān)問題﹐英文。

SSL測試技朮說明文檔﹐解決SSL測試相關(guān)問題﹐英文。

標(biāo)簽： SSL 英文

上傳時(shí)間： 2013-12-09

上傳用戶：894898248
在cypress單晶片上實(shí)驗(yàn)EEPROM 的測試程式

在cypress單晶片上實(shí)驗(yàn)EEPROM 的測試程式

標(biāo)簽： cypress EEPROM 晶片程式

上傳時(shí)間： 2014-01-09

上傳用戶：D&L37
一個(gè)LCD燈的小程序。不是我寫的。我只負(fù)責(zé)了調(diào)試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR

一個(gè)LCD燈的小程序。不是我寫的。我只負(fù)責(zé)了調(diào)試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR，管腳連接標(biāo)示了。我也下在電路板上試過了，沒有問題。要用到實(shí)驗(yàn)板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手，人人有責(zé)。

標(biāo)簽： SIMULATOR ACEXEP LCD 208

上傳時(shí)間： 2015-04-10

上傳用戶：330402686
網(wǎng)絡(luò)奇技贏巧大搜捕

網(wǎng)絡(luò)奇技贏巧大搜捕

標(biāo)簽： 網(wǎng)絡(luò)

上傳時(shí)間： 2013-04-15

上傳用戶：eeworm
網(wǎng)絡(luò)奇技贏巧大搜捕.pdf

專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊-4.31G 網(wǎng)絡(luò)奇技贏巧大搜捕.pdf

標(biāo)簽： 網(wǎng)絡(luò)

上傳時(shí)間： 2013-07-25

上傳用戶：小寶愛考拉
pcb layout design(臺灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶：pei5
pcb layout規(guī)則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標(biāo)簽： layout pcb

上傳時(shí)間： 2013-12-20

上傳用戶：康郎
PC電源測試系統(tǒng)chroma8000

PC電源測試系統(tǒng)chroma8000簡介

標(biāo)簽： chroma 8000 電源測試系統(tǒng)

上傳時(shí)間： 2013-11-08

上傳用戶：xiehao13