現(xiàn)代社會對各種無線通信業(yè)務(wù)的需求迅猛增長，這就要求無線通信在具有較高傳輸質(zhì)量的同時，還必須具有較大的傳輸容量。這種需求要求在無線通信中必須采用效率較高的線性調(diào)制方式，以提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率，而效率較高的調(diào)制方式通常會對發(fā)端發(fā)射機的線性要求較高，這就使功率放大器線性化技術(shù)成為下一代無線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 在本文中，研究了前人所提出的各種功放線性化技術(shù)，如功率回退法、正負(fù)反饋法、預(yù)失真和非線性器件法等等，針對功率放大器對信號的失真放大問題進行研究，對比和研究了目前廣泛流行的自適應(yīng)數(shù)字預(yù)失真算法。在一般的自適應(yīng)數(shù)字預(yù)失真算法中，主要有兩類：無記憶非線性預(yù)失真和有記憶非線性預(yù)失真。無記憶非線性預(yù)失真主要是通過比較功率放大器的反饋信號和已知輸入信號的幅度和相位的誤差來估計預(yù)失真器的各種修正參數(shù)。而有記憶非線性預(yù)失真主要是綜合考慮功率放大器非線性和記憶性對信號的污染，需要同時分析信號的當(dāng)前狀態(tài)和歷史狀態(tài)。在對比完兩種數(shù)字預(yù)失真算法之后，文章著重分析了有記憶預(yù)失真算法，選擇了其中的多項式預(yù)失真算法進行了具體分析推演，并通過軟件無線電的方法將數(shù)字信號處理與FPGA結(jié)合起來，在內(nèi)嵌了System Generator軟件的Matlab/Simulink上對該算法進行仿真分析，證明了這個算法的性能和有效性。 本文另外一個最重要的創(chuàng)新點在于，在FPGA設(shè)計上，使用了系統(tǒng)級設(shè)計的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉(zhuǎn)換成FPGA的網(wǎng)表文件或者硬件描述語言，大大簡化了開發(fā)過程，縮短了系統(tǒng)的開發(fā)周期。
上傳時間： 2013-06-20
上傳用戶：handless
摘要：提出了一種用混合信號系統(tǒng)級單片機C8051F020控制GSM網(wǎng)絡(luò)引擎TC35i實現(xiàn)遠(yuǎn)程數(shù)據(jù)采集的方案。描述了遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)的原理、構(gòu)成和功能，對無線通訊模塊及硬件設(shè)計和軟件設(shè)計部分進行了詳細(xì)介紹。 關(guān)鍵詞：遠(yuǎn)程數(shù)據(jù)采集；TC35i；C8051F020；GSM
上傳時間： 2013-08-03
上傳用戶：wyaqy
廉價消費類無線設(shè)備日益增多的功能要求更高的集成度。大型數(shù)字IP，如微處理器、數(shù)字信號處理器(DSP)或加密引擎，需要與“電源控制、數(shù)據(jù)轉(zhuǎn)換”等模擬模塊和“LNA、 VCO、混頻器”等射頻(RF
上傳時間： 2013-07-16
上傳用戶：gmh1314
Turbo碼是一類并行級聯(lián)的系統(tǒng)卷積碼，它是在綜合級聯(lián)碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對編碼器結(jié)構(gòu)的巧妙設(shè)計，多個子碼通過交織器隔離進行并行級聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機引擎廢氣反復(fù)利用的機理進行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯能力。計算機仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強的抗衰落、抗干擾能力，當(dāng)交織長度足夠長時，其糾錯性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計周期短、投資小、靈活性強等優(yōu)點，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的理想選擇。 本論文以東南大學(xué)移動通信實驗室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統(tǒng)的迭代接收機中所采用的外信息保留和聯(lián)合檢測譯碼迭代的特點，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計。整個譯碼器模塊的設(shè)計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：shanml
電力變壓器性能的好壞直接影響著電力系統(tǒng)的安全穩(wěn)定運行。變壓器繞組溫度是變壓器安全、經(jīng)濟運行以及使用壽命的決定性因素，已經(jīng)成為變壓器狀態(tài)監(jiān)測中健康隱患和故障發(fā)展的重要表現(xiàn)形式。通過對變壓器繞組溫度進行實時監(jiān)測并判斷其健康狀況，以此來進行變壓器的負(fù)荷調(diào)整和預(yù)知性維修，避免因繞組過熱導(dǎo)致的變壓器故障，可以提高變壓器安全、經(jīng)濟運行水平，為電網(wǎng)安全運行帶來重要保證。 傳統(tǒng)的檢測電力變壓器溫度的方法主要有紅外溫度檢測、熱電阻、熱電偶溫度檢測等。紅外測溫為非接觸測量，它只能測量變壓器的表面溫度，易受環(huán)境溫度及周圍磁場的干擾，且需人工操作，無法實現(xiàn)在線測量。對于熱電阻、熱電偶等測量法，在高頻交變場中，導(dǎo)線會拾取噪聲并由于渦流效應(yīng)而發(fā)熱。電導(dǎo)線的熱導(dǎo)還會導(dǎo)致被測溫度的擾動，測量效果不很理想。光纖光柵傳感技術(shù)以其體積小、電絕緣、抗電磁干擾、易復(fù)用、傳感信號可遠(yuǎn)距離傳輸、便于實現(xiàn)實時在線測量等優(yōu)點，為電力變壓器溫度的測量提供了很好的技術(shù)手段。 本文在對國內(nèi)外光纖光柵傳感技術(shù)及其解調(diào)方案進行深入分析的基礎(chǔ)上，設(shè)計了光纖布拉格光柵傳感信號解調(diào)所需的硬件和軟件，并進行了實驗研究。論文涉及的主要工作有： 介紹了光纖的基本結(jié)構(gòu)、布拉格光柵的工作機理及其制作方法，分析了光纖布拉格光柵作為傳感元件時的基本參數(shù)，推導(dǎo)了光纖布拉格光柵的溫度傳感模型；詳細(xì)介紹了目前常用的布拉格光纖光柵解調(diào)技術(shù)。 重點分析了監(jiān)測系統(tǒng)的硬件電路設(shè)計及其原理，主要有微控制器相關(guān)電路的設(shè)計、光電轉(zhuǎn)換電路、前置放大及濾波電路、AD轉(zhuǎn)換電路、以太網(wǎng)通訊電路及液晶顯示電路等。在硬件平臺的基礎(chǔ)上設(shè)計并測試了相關(guān)模塊的驅(qū)動，實現(xiàn)溫度的實時采集和發(fā)送。主要工作包括uC/OS—Ⅱ在LPC2148上的移植，利用LwIP實現(xiàn)以太網(wǎng)通訊等。 最后，搭建了系統(tǒng)光路，對監(jiān)測系統(tǒng)進行了測試，得到了有益的數(shù)據(jù)，為下一步工作打下了良好的基礎(chǔ)。
標(biāo)簽： ARM 光纖光柵 溫度監(jiān)測
上傳時間： 2013-04-24
上傳用戶：it男一枚
本書是作者多年來從事通用變頻器控制系統(tǒng)設(shè)計與維護的教學(xué)和科研工 作的總結(jié)。它介紹了交流調(diào)速自動控制系統(tǒng)設(shè)計的基礎(chǔ)知識, 著重講述了通 用變頻器的工作原理及控制系統(tǒng)的構(gòu)造方法; 從實際工程出發(fā), 既介紹了單 機控制系統(tǒng)的組成, 又介紹了多機同步傳動變頻器網(wǎng)絡(luò)控制系統(tǒng)的組成知 識; 針對不同的生產(chǎn)工藝要求, 對通用變頻器的應(yīng)用方法、注意事項和維修 方法, 通過應(yīng)用實例都做了詳細(xì)介紹。
標(biāo)簽： 通用變頻器 調(diào)速控制
上傳時間： 2013-08-05
上傳用戶：dct灬fdc
JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn)，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復(fù)雜度遠(yuǎn)遠(yuǎn)高于JPEG，完全采用軟件方案實現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費類電子產(chǎn)品中的應(yīng)用，打開巨大的潛在市場，研究硬件實現(xiàn)的算法實時處理方案具有重要的應(yīng)用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復(fù)雜的數(shù)學(xué)運算，但邏輯控制流程復(fù)雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現(xiàn)該算法并進行優(yōu)化，在研究和分析了上下文編碼算法運算特點的基礎(chǔ)上，設(shè)計了列判斷和交錯存儲相結(jié)合的硬件實現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應(yīng)的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現(xiàn)方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸?shù)哪芰Γa流組織是獲得漸進傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實現(xiàn)漸進傳輸?shù)哪康摹１疚膶PEG2000中實現(xiàn)漸進傳輸?shù)臋C制進行了分析，并研究了碼流組織的算法實現(xiàn)。 為了對JPEG2000算法實現(xiàn)進行驗證，本文設(shè)計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機的通信。本文在該平臺上對所設(shè)計的上下文編碼算法和碼流組織模塊的設(shè)計進行了驗證，實驗結(jié)果表明本文設(shè)計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計，主要對其中的串行接口引擎(SIE)的設(shè)計進行討論。 該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過UTMI接口或ULPI接口的PHY與USB2.0主機端進行通信；另一側(cè)則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個IP核的核心部分，進一步分為四個子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點緩沖模塊)。GLC模塊負(fù)責(zé)整個IP的復(fù)位控制，IP時鐘的開關(guān)提示等；PIE模塊負(fù)責(zé)處理USB的事務(wù)級傳輸，包括組包解包等；SIF模塊負(fù)責(zé)協(xié)議相關(guān)寄存器組和端點緩沖區(qū)的讀寫，跨時鐘域信號的處理和PIE所需的控制信號的產(chǎn)生；AHB模塊負(fù)責(zé)IP核與ARM通信和DMA功能的實現(xiàn)。 該IP核的軟件設(shè)計遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過軟件實現(xiàn)常規(guī)數(shù)據(jù)讀寫訪問、內(nèi)部DMA或外部DMA等多種方式的切換。 本IP已經(jīng)通過EDA驗證和FPGA測試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實現(xiàn)了多個U盤。這個FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計是正確的。
上傳時間： 2013-05-17
上傳用戶：qqoqoqo
H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計，軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點的分析，同時考慮到編碼器系統(tǒng)的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊，設(shè)計相應(yīng)的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運動補償混合編碼方案，其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運動補償精度，提高圖像質(zhì)量和編碼效率，但同時也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個設(shè)計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化，從而使工作頻率最終達(dá)到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。
標(biāo)簽： DSPFPGA H264 264 AVC
上傳時間： 2013-07-24
上傳用戶：sn2080395
DS5250是Maxim安全微控制器系列中的一款高度安全、4時鐘每機器周期、100%兼容8051指令集的微控制器。DS5250設(shè)計用作加密引擎，應(yīng)用于密碼鍵盤、金融終端及其它數(shù)據(jù)安全性較高的應(yīng)用。該器
上傳時間： 2013-06-02
上傳用戶：daoxiang126
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
