端點偵測技術(shù)在強(qiáng)健語音參 數 擷取之研究 端點偵測技術(shù)在強(qiáng)健語音參 數 擷取之研究
上傳時間： 2017-02-06
上傳用戶：ztj182002
G.711 & G.726A 語音壓縮講義及範(fàn)例程式 這是2007年美國Master中的課程。值得參考。
上傳時間： 2014-01-26
上傳用戶：hxy200501
Dynamic C 程式語言源碼 嵌入式控制系統(tǒng) Xbee蜂群網(wǎng)路~
標(biāo)簽： Dynamic Xbee 程式 嵌入式控制
上傳時間： 2013-12-24
上傳用戶：ve3344
Dynamic C 程式語言源碼 嵌入式控制系統(tǒng) ppp網(wǎng)路撥號 連線~
標(biāo)簽： Dynamic ppp 程式 嵌入式控制
上傳時間： 2014-01-05
上傳用戶：sqq
教導(dǎo)大眾使用UML進(jìn)行C語言的程式設(shè)計的一本電子書
上傳時間： 2014-02-19
上傳用戶：zhangliming420
Computer Networks 4th Ed 學(xué)習(xí)電腦網(wǎng)路的實用原文書
標(biāo)簽： Computer Networks 4th Ed
上傳時間： 2013-12-18
上傳用戶：磊子226
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請按照自己電腦上的路徑設(shè)置
上傳時間： 2017-08-02
上傳用戶：han_zh
其他雜類專輯 102冊 7.12G pdf[電子書]-中國成語大全 V2.0.exe
標(biāo)簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
空間多媒體通信過程中存在的不可預(yù)測的分組數(shù)據(jù)丟失、亂序，可變的鏈路傳輸及處理時延抖動以及收發(fā)端時鐘不同步與漂移等問題，這可能導(dǎo)致接收端在對音視頻數(shù)據(jù)進(jìn)行顯示播放時產(chǎn)生音視頻不同步現(xiàn)象。為了解決此問題，提出了一種改進(jìn)的基于時間戳的空間音視頻同步方法，該方法采用一種相對時間戳映射模型，結(jié)合接收端同步檢測和緩沖設(shè)計，能夠在無需全網(wǎng)時鐘和反饋通道的情況下，實現(xiàn)空間通信中的音視頻同步傳輸，并在接收端進(jìn)行同步播放顯示。對該方法進(jìn)行了仿真，結(jié)果表明了設(shè)計的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達(dá)到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實現(xiàn)音視頻同步傳輸，并且開銷很小，可應(yīng)用在空間多媒體通信中。
標(biāo)簽： 音視頻
上傳時間： 2013-11-21
上傳用戶：comer1123
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
